Устройство для обработки радиосигналов

Союз СоветскихСоциалистическихРеспублик ОП ИСАЙ ИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт. спид-ву 2)Заявлено 23,09.80 (21) 298 М 25 5 6 0 нсоелинением заявки й комитет Гоеударстееииь СССР во делан изобретений и открытий.82, Бюллетень Рй 3)УДК 6 . 335(08 Дата опубликования описания 30.08.82 Авторызобретения Б.А. Арансон, Н,П. Бычка Л.В. Сабаев, В.Е. Про В. ко Б.СЧеки кис;,м ф 61 иЗаявит ТРОЙБТВО ДЛЯ ОБРАБОТКИ СИГНАЛ ание коно ч цифровореальном мно ный коеиав 1Изобретение относится к вычислительной технике и может использоваться в качестве приставки к электроннбм вычислительным машинам (ЭВМ)при решении различных зада йобработки радиосигналов вмасштабе времени.Известны универсальные ЭВМ, которые способны реыать задачи цифровойобработки радиосигналов, поступающихс выхода аналого-циФровых преобразователей Щ ,Однако эти ЭВМ ймеют, как правило,один процессор, обеспечивающий недостаточное быстродействие, большую(сотни килобайт) оперативную память.Для решения задач цифровой обработки радиосигналов в реальном масштабе времени требуется более высобыстродействие (несколько десятковмиллионов операций в секунду) и срнительно небольшая память (единицыкилобайт), поэтому решение указанных задач в реальном масштабе времени спомощью одной ЭВМ оказывается, в ряде случаев, невозМожным, а создкомплекса иэ нескольких ЭВМ - э 5мически невыгодным.Известно устройство, содержащеегополюсник, регистр адреса, буферрегистр 2.Оно позволяет увеличить быстродействие вычислительного комплексаэа счет выполнения таких операций,которые в ЭВМ из-за программного метода вычислений требуют больших за."трат машинного .времени.Наиболее близким по техническойсущности к изобретению является устройство, в котором входное устройство подключенок блоку памяти, выходыпоследнего через два вероятностныхэлемента соединены с логической схемой И, а выходы блока управления соединены непосредственно и через блоккоммутации с блоком памяти 31."39 Филиал ППП "Патент", г, Ужгород, ул. Проектна Состав дактор С, Тараненко ТехредТираж 31ВНИИПИ Государспо делам иЗоб3035, Москва, Я Подписноеенного комитета СССРтений и открытий5, Раушская наб., д. 4/ход которого подключен к третьему входу блока регистров, вход регистра соединен с выходом буферного регистра, второй выход регистра подключен к информационному входу блока формирования управляющих сигналов, четвертый и пятый выходы которого подключены соответственно к адресному и тактовому входам блока постоянной памяти, шестой выход соединен с тактовым входом регистра, седьмой выход подключен к тактовым входам накапли-, вающих сумматоров, восьмой и девятый выходы блока формирования управляющих сигналов соединены соответственно с тактовыми входами блока извлечения квадратного корня и блока регистров.Кроме того, блок формирования управляющих сигналов в устройстве содержит счетчики номера такта, номера канала и номера временного отсчета, три схемы сравнения, сумматбр адреса, регистр адреса, формирователь синхросигналов обработки и фоомирователь синхросигналов передачи, вход которого является входом блока, а выходы . подключены соответственно к первым входам сумматора адреса и формирователя синхросигналов обработки к второму и шестому выходам блока, первый, второй, третий, четвертый и пятый выходы формирователя синхросигналов обработки соединены соответственно с входом счетчика номера такта, с третьим входом сумматора адреса, с входом счетчика номера канала, с входом счетчика номера временного отсчета и с первым входом регистра адреса,шестойседьмой, восьмой, девятыйи десятый выходы Формирователя син- б хросигналов обработки являются соответственно третьим, пятым, седьмым,восьмым и девятым выходами блока,выход сумматора адреса является первым выходом блока, выход регистра адреса является четвертым выходом блока, первые входы схем сравнения ивторой вход формирователя синхросигобработки, выход счетчика номера так.та. подключен к вторым входам первойсхемы сравнения, сумматора адреса ирегистра адреса, выход счетчика. ноГ3 955083 4Недостатком этого устройства является отсутствие возможности выполнения с его помощью операций фильтрации и детектирования вычислениякорреляционных Функций, формированиядиаграмм направленности антенн ит.пя которые при цифровой обработкерадиосигналов занимают наибольшуючасть машинного времени ЭВМ.Цель изобретения - повышение коэффициента использования оборудованияи быстродействия.Поставленная цель достигается тем,что в устройство, содержащее блоккоммутации, буферный регистр, выход 15которого подключен к входу блока памяти адресный и два тактовых входакоторого соединены соответственно спервым, вторым и третьим выходамиблока формирования управляющих сигналов, вход которого является управляющим входом устройства, вход буферйого регистра является информационным входом устройства, введены двасумматора, шесть умножителей, дванакапливающих сумматора, регистр,блок постоянной памяти, блок извлечения квадратного корня, блок регистров, выход которого является выходомустройства, выходы первого и второгоумножителей соединены соответственнос входами первого сумматора, выходытретьего и четвертого умножителейсоединены соответственно с входамивторого сумматора, первый выход блока памяти подключен к первым входам35первого и третьего умножителей, второй выход блока памяти подключен кпервым входам второго и четвертогоумножителей, входы блока коммутации40соединены соответственно с выходамиблока постоянной памяти, с первым выходом регистра и стретьим выходомблока памяти, первый выход блока ком"мутации подключен к вторым входампервого и четвертого умножителей,45второй выход подключен к вторым входам второго и третьего умножителей,третий выход подключен к первым входам пятого и шестого умножителей, ото. палое обработки соединена с информарые входы которых соединены соответ-ционным входом блока, выходы схемственно с выходами первого и второгосравнения подключены соответственнонакапливающих сумматоров, входы ко- к третьему, четвертому и к пятомуторых соединены соответственно с вы- входам формирователя синхросигналовходами первого и второго сумматоров,выходы пятого и шестого умножителейсоединены соответственно с первым ивторым входами блока регистров и блока извлечения квадратного корня, вы-мера канала подключен к второму вхо5 9550ду второй схемы сравнения и к треть-,ему входу регистра адреса, выходсчетчика номера временного отсчетаподключен к второму входу третьейсхемы сравнения и к четвертому входу 5сумматора адреса.формирователь синхросигналов обработки содержит элементы И, триггер,счетчик, дешифратор, элемент НЕ и генератор прямоугольных импульсов, выход которого подключен к первомувходу первого элемента И, второйвход которого соединен с выходом триггера, входы которого являются соответственно первым и пятым входами 15формирователя, выход первого элемента И соединен с входом счетцика, выход которого подключен к входу дешифратора, первый, второй и третийвыходы которого являются соответственно первым, вторым и пятым выходами формирователя, четвертый выход дешифратора подклюцен к первым входамвторого и третьего элементов И, пятый выход соединен с первым входом 2 Зчетвертого элемента И, шестой выходдешифратора соединен с первыми входами пятого и шестого элементов И, седьмой выход подключен к первому входуседьмого элемента И, восьмой выход щсоединен с первыми входами восьмогои девятого элементов И, выходы которых подключены к десятому выходуформирователя, выходы со второго поседьмой элементов И являются соответственно шестым, седьмым, восьмым;третьим, четвертым и девятым выходами Формирователя, второй вход кото"рого соединен с входом элемента НЕи с вторыми входами третьего, восьмого и девятого элементов И, выходэлемента НЕ соединен с вторым входомвторого элемента И, третий вход формирователя подключен к вторым входамчетвертого, пятого и седьмого элементов И и к третьим входам восьмогои девятого элементов И, второй входшестого элемента И соединен с четвертым входом формирователя,На фиг. 1 представлена структУРная схема устройства; на фиг. 2 схема блока формирования управляющихсигналов; на фиг. 3 - схема Формирователя синхросигналов обработки.Устройство содержит буферный ре"гистр 1, блок 2 памяти, управляющийИвход 3 устройства, блок 4 коммутации,умножители 5-8, сумматоры 9 и 1 О,накапливающие сумматоры 11 и 12, ум 83 6ножители 13 и 14, блок 15 извлечения квадратного корня, блок 16 регистров, блок 17 постоянной памяти, Регистр 18 блок 19 формирования управляющих сигналов, Формирователь 20 синхросигналов передачи, сумматор 21 адреса, Формирователь 22 синхросигналов обработки, счетчик 23 номера такта, схема 24 сравнения, регистр 25 адреса, счетчик 26 номера канала, схема 27 сравнения, счетчик 28 номера временного отсчета, схема 29 сравнения, триггер.30, элемент И 31, генератор 32 прямоугольных импульсов, счетчики 33 и 34, генератор 35 прямоугольных импульсов, элемент И 36, триггер 37, элемент НЕ 38, дешифратор 39, элементы И 40-47.Буферный регистр 1 предназначен для. приема и кратковременного хранения кодов информации и кодов команд управления. Информация из него посту. пает в блок 2 памяти, а коды команд управления - в регистр 19.Блок 15 извлечения квадратного корня (из суммы квадратов) выйолнен с помощью устройства, реализующего алгоритм поворота вектора. Блок 16 регистров представляет собой набор ячеек регистров для хра" нения выходной информации .Блок 17 представляет собой набор ячеек памяти, в которых коды весовых коэффициентов и коды нормировки запи" саны электрическим либо технологическим способом.В устройстве реализуются следующие алгоритмы: комплексные выборкивходного сигнала; - комплексные весовыекоэффициенты, определяющие параметры не"рекурсивного фильтра; - комплексные выборкина выходе нерекурсивного фильтра;ра);п=1,2,3,- константа, определяющая коэффициент разрежения, выходныхвыборок сигнала;5 мы квадратов);С - постоянный множитель,определяющий коэффициент передачи детек Устройство работает следующим образом.В каждом периоде работы в устройстве производится прием информации и тем обработка полученной информациив соответствии с принятыми командамиуправления по выражениям (1) и (2 .В начале периода работы от ЭВМ вблок 19 поступает управляющий сигнал начала работы, по которому формирователь 20 вырабатывает синхроси гналы для переписи информации отЭВМ через буферный регистр 1 в блок2 памяти и для переписи кодов командуправления в регистр 18. Адреса ячеек памяти блока 2 формируются с помощью сумматора 21 адреса по поступающим в него синхросигналам. Состав команд управления: код количества реализуемых каналов - 3 ; кодкратности фильтров - К, код количества временных отсчетов - О; код коэффициента разрежения выходных выбороксигнала - и, признак управления блока коммутации (поступление весовыхкоэффициентов и кода нормировки иэблока 2 памяти либо из блока 17),признак управления записи в блок 16регистров с выхода умножителей 155и 14 или блока 15 извлечения квадратного корня,Весовые коэффициенты хранятся вблоке 17, что удобно в том случае,7 955083 80=1,2,0 - номер временного от- когда эти коэффициенты постоянны, Ессчета; ли есть необходимость оперативного0 - количество временных изменения коэффициентов, то они должотсчетов; ны поступать в составе входной инфора - код нормирования; 5 мации от ЭВМ, В этом случае эти коэф 1=1,2,3,К - номер такта накопле- фициенты хранятся в блоке 2 памятиния; и по соответствующим адресам (от сумК - количество тактов на- матора 21 адреса) и синхросигналамкопления (кратность считываются через блок 4 коммутациинерекурсивного фильт на входы умножителей 5, 6, 7, 8,13, 14.По окончании передачи информациииз ЭВМ в устройство формирователь 20вырабатывает синхроси гнал, запускающий формирователь 22, вырабатывающийА - выборки на выходе де- синхросигналы, по которым произвотектора фильтрового дится обработка полученной информаканала (на выходе ции по первому фильтровому каналублока извлечения квад первого временного отсчета.ратного корня из сум- М При этом формирователь 22 вырабатывает синхросигналы обнуления сумматора 21 адреса, счетчиков 23, 26и 28, регистра 25 адреса и накапливающих сумматоров 11 и 12, а затем вытора. 25, рабатывает тактовые импульсы, которые просчитываются счетчиком 23, формирующим текущий номер такта накопления, поступающего в сумматор 21адреса и регистр 25 адреса для форкодов команд управления от ЭВМ и за О мирования адресов соответственно блоков 2 и 17.выходов .блока 2 памяти на входыумножителей 5, 6 и 78 поступаютсоответственно коды входного сигнала,а на другие входы умножителей 5, 8и 6, 7 с выходов блока 4 коммутациипоступают коды весовых коэффициентов.Полученные произведения поступают навходы сумматоров 9, 10, в которыхосуществпяется суммирование соответственно, действительных и мнимых час-тей. В сумматорах 11 и 12 осуществляется накопление полученных сумм, Присовпадении кода в счетчике 23 с кодом К, хранящимся в соответствующейячейке регистра 18, в формирователь22 поступает сигнал, означающий окончание обработки по одному фильтровому каналу одного временного отсчета.При этом коды поступают соответственно в умножители 13, 14- где производится их умножение на код нормировки, поступающий с,третьего выхода блока 4 коммутации.Коды КеЛ и Зв 2 поступают в блок 15извлечения квадратного корня, Вблок 16 регистров в зависимости отпризнака записываются либо коды Ве 2и 3 в 2 с выходов умножителей 13 и 143 10 и кода 3 = 0 процессы обработки информации осуществляются аналогично вышеописанному, за исключением того, цтосчетчик 26 находится всегда в нулевом состоянии, а коды адресов ячеекпамяти для первого сиГнала 1+(с 1-1)п 1и коды адресов ячеек памяти для второго сигнала Формируются в сумматоре 21, причем кодь 1 адресов ячеек памяти второго сигнала формируются путем добавления к коду 14(д)п кода константы из Формирователя 22, определяющей начальный адрес ячеек памяти блока 2, в которых хранятся кодывторого сигнала,При поступлении в устройство отЭВМ кода управления, задающего режимформирования диаграммы направленности антенны, и кодов 1 = 0 и О = 1процессы обработки информации осуществляются аналогично работе прифильтрационном способе обработки сигналов, за исключением того, чтоосчетчики 26 и 28 находятся всегда в нулевом состоянии.Формирователь 20 (фиг, 3)при перекачке информации работает следующимобразом.На первый вход триггера 30 поступает сигнал начала работы от ЭВМ, поакоторому триггер 30 устанавливается в единичное состояние, При этом на элемент И 31.подается разрешающий потенциал и на счетный вход счетчика 33 поступают импульсы тактовой частоты с генератора 32. Частота генератора 32 определяет темп приема информации от ЭВМ, На блок 2 памяти выдаются управляющий потенциал "Признак записи информации" с триггера .30 и импульсы синхронизации с выхода элемента И 31. На счетчик 33 с регистра 18 подается код количества чи 9 95508либо код А с выхода блока 15. По синхроси гналу коды с выхода блока 16 регистров переписываются во внешнее устройство (например, ЭВМ).По окончании описанных процессов 5формирователь 22 вырабатывает синхросигналы обнуления сцетцика 23, регистра 25 адреса, накапливающих сумматоров 11 и 12 и вырабатывает тактовый импульс, который поступает всчетчик 26 номера канала, увеличиваяего на 1, и процессы обработки информации по следующему фильтровому каналу повторяются аналогично вышеописанному,При совпадении кодов в счетчиках23 и 26 с кодами К и 3, хранящимисяв соответствующих ячейках регистра18, в формирователь 22 от схем сравнения 21 и 27 поступают сигналы, означающие окончание обработки сигналов по всем фильтровым каналам одного временного отсчета. После этогоформирователь 22 вырабатывает сигналы обнуления сцетчиков 23 и 26, сумматора 21 адреса, регистра 25 адреса, накапливающих сумматоров 11 и 12и вырабатывает тактовый импульс, который поступает в счетчик 28 номеравременного отсчета, увеличивая его 30код на и единиц. При равенстве кодовв счетциках,23, 26 и 28 с кодами К,О, хранящимися в соответствующихячейках регистра 18, в. формироватеЛь22 со схем сравнения 21, 27 и 29 поступают сигналы, означающие окончание обработки по всем фильтровым каналам всех временных отсчетов, После этого. формирователь 22 вырабаты,вает синхросигналы конца обработки,поступающие из устройства на входЭВМ,Коды адресов ячеек блока 2 формируются в сумматоре 21 адреса путемсложения. кода счетчика 23 номератакта с кодом счетчика 28 номера вре.менного отсчета,Коды адресов блока 17 формируютсяв регистре 25 адреса путем записи вего младшие разряды кода счетчика 23,а в старшие разряды - кода счетчика 26 номера канала,Если весовые коэффициенты и коднормировки поступают на входы умножителей из блока 2 памяти, то соответствующие адреса ячеек памяти блока 2 формируются в сумматоре 21 путем добавления к коду константы изформирователя 22, определяющей нацальный адрес ячеек памяти, где хранятся эти коэффициенты. При поступлении в устройство от ЭВМ кода управления, задающего авто корреляционный способ обработки сигналов и кода 3 = О, процессы обработки информации осуществляются аналогично вышеописанному, за исключением того, что счетчик 26 находится всегда в нулевом состоянии, а коды адресов ячеек памяти для сигнала 1 и для сдви. нутого сигнала 1+(д)п 1 формируются в сумматоре 21 адреса.При поступлении в устройство от ЭВМ кода управления, задающего взаимнокорреляционный способ обработки, 11 9550 сел, необходимых для переписи с ЭВМ в устройство. При совпадении кода количества чисел с кодом пересчета импульсов счетчик вырабатывает сигнал конца перекачки информации. По этому 5 сигналу производится установка в нулевое состояние триггера 30, что будет соответствовать режиму чтения информации с блока 2 памяти. Элемент И 31 прекратит выдачу импульсов син ф хронизации для блока 2 памяти. По импульсу "Конец перекачки информации" формирователь 20 прекращает свою рабо-. ту до прихода следующего импульса начала работы с ЭВМ, запускается формирователь 22 и устанавливается в нулевое состояние сумматор 21 адреса.формирователь 22 синхросигналов обработки начинает работать при поступлении импульса Конец перекацки" 20 на единичный вход триггера 37, При установке триггера 37 в единичное состояние элемент И 36 коммутирует выход генератора 35 со входом счетчика 34. 23Частота повторения импульсов генератора 35 определяет такт обработки информации в арифметических узлах устройства.Дешифратор 39 формирует импульсы 36 на выходах с частотой генератЬра. Период повторения работы счетчика определяется временем обработки кодов,С выходов дешифратора 39 формируются импульсы синхронизации. По импульсу с первого выхода деыифратора происходит увеличение кода сцетчика 23 номера такта на единицу.По импульсу со второго выхода де шифратора происходит Формирование р кода адреса числа в сумматоре 21 адреса. По импульсу с третьего выхода дешифратора формируется код адреса, По импульсу с четвертого выхода дешифратора формируется импульс синхронизации для блока 2 памяти или для1 блока 17 в зависимости от признака управления блока коммутации (т.е. коэффициенты будут считываться или с блока 2 памяти, или с блока 17), поступающего с регистра 18. По импульсу с пятого выхода дешифратора формируется сигнал "Конец накопления" для сумматоров 11 и 12 при поступлении разрешающего сигнала соИ схемы 24 сравнения,По импульсу с шестого выхода дешифратора формируются сигналы на 83 12счетные входы счетчиков 26 и 28 в зависимости от поступления разрешающих сигналов соответственно со схем 24 и 27 сравнения.По импульсу с седьмого выхода дешифратора формируется синхросигналдля блока извлечения квадратного корня из суммы квадратов при поступлении разрешающего сигнала от схемы 24 сравнения,По импульсу с восьмого выхода дешифратора формируется сигнал для записи информации в регистры 16 с выхода умножителей 1.3 и 14 или блока 15 в соответствии с признаком управления записи, поступающим от регистра 18.При поступлении разрешающего потенциала со схемы 29 сравнения триггер 37 устанавливается в нулевое исходное положение и формирователь 22 прекращает свою работу до формирования следующего сигнала "Конец перекачки информации".Таким образом, предлагаемое устройство позволяет повысить быстродей ствие ЭВМ и получить производительность свыше 10 миллионов операций с секунду.Формула изобретения1. Устройство для обработки радиосигналов, содержащее блок коммутации, буферный регистр, выход которого подклюцен к входу блока памяти, адресный и два тактовых входа которого соединены соответственно с первым, вторым и третьим выходами блока формирования управляющих сигналов, вход которого является управляющим входом устройства, вход буферного регистра является информационным входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения коэффициента использования оборудования и быстродействия, в него введены два сумматора, шесть умножителей, два накапливающих сумматора, регистр, блок постоянной памяти, блок извлечения квадратного корня, блок регистров, выход которого является выходом устройства, выходы первого и второго умножителей соединены соответственно с входами первого сумматора, выходы третьего и четвертого умножителей соединены соответственно с входами второго сумматора, первый выход блорователь синхросигналов обработкисодержит элементы И, триггер, счетчик, дешифратор, элемент НЕ и генератор прямоугольных импульсов, выходкоторого подключен к первому входупервого элемента И, второй вход которого соединен с выкодом триггера,входы которого являются соответсвен"но первым и пятым входами формирователФ выход первого элемента И соединен с входом счетчика, выход Которого подключен к входу дешифратора,первый, второй и третий, выходы которого являются соответственно первым,вторым и пятым входами формирователя,четвертый выход дешифратора подклюцен к первым входам второго и третьего элемнтов И,пятый выход соединенс первым входом четвертого элемента И, шестой выход дешифратора соединен с первыми входами пятого и шес"того элементов И, седьмой выход под"ключен к первому входу седьмого элемента И, восьмой выход соединен спервыми входами восьмого и девятогоэлементов И, выходы .которых подключены к десятому выходу формирователя,выходы с второго по седьмой элемен 13 9550ка памяти подключен к первым входампервого и третьего умножителей, второй выход блока памяти подключен кпервым входам второго и четвертогоумножителей, входы блока коммутациисоединены соответственно с выходамиблока постоянной памяти, с первым выходом регистра и с третьим выходомблока памяти, первый выход блока коммутации подключен к вторым входам пер-Ового и четвертого умножителей, второйвыход подключен к вторым входам второго и третьего умножителей, третийвыход подключен к первым входам пятого и шестого умножителей, вторые входы которых соединены соответственнос выходами первого и второго накапливающих сумматоров, входы которыхсоединены соответственно с выходамипервого и второго сумматоров, выходы 20пятого и шестого умножителей соеди.нены соответственно с первым и вторымвходами блока регистров и блока извлечения квадратного корня, выход которого подклюцен к третьему входу бло.25ка регистров, вход регистра соединенс выходом буферного регистра, второйвыход регистра подключен к информационному входу блока формирования управляющих сигналов, четвертый и пятый ЗОвыходы которого подключены соответственно к адресному и тактовому входамблока постоянной памяти, шестой выходсоединен с тактовым входом регистра,седьмой выход подключен к тактовым увходам накапливающих сумматоров, восьмой и девятый выходы блока формирования управляющих сигналов соединенысоответственно с тактовыми входамиблока извлечения квадратного корня иблока регистров,2, Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок формирования управляющих сигналов содержит счетчики. номера такта, номера канала и номера временного отсчета, трисхемы сравнения, сумматор адреса, регистр адреса, формирователь синхросигналов обработки и формирователь синхросигналов передачи, вход которогоявляется входом блока, а выходы подключены соответственно к первым вхоФдам сумматора адреса и формирователясинхросигналов обработки, к второмуи шестому выходам блока, первый, втоИрой, третий, четвертый и пятый выходыформирователя си н х ро си г нало в обработки соединены соответственно с входомсчетчика номера такта, с третьим вхо 83 дом сумматора адреса, с входом счетчика номера канала, с входом счетчиканомера временного отсчета и с первымвходом регистра адреса, шестой седьмой, восьмой, девятый и десятый выходы формирователя синхросигналов обработки являются соответственно третьим, пятым, седьмым, восьмым и девятым выходами блока, выход сумматораадреса является первым выходом блока,выход регистра адреса является четвертым выходом блока, первые входысхем сравнения и второй вход формирОвателя синхросигналов обработки соединены с информационным входом блока,выходы схем сравнения подключены соответственно к третьему, .четвертомуи к пятому входам формирователя синхросигналов обработки, выход счетчика номера такта подключен к вторымвходам первой схемы сравнения, сумматора адреса и регистра адреса, выход счетчика номера канала подключенк второму входу второй схемы сравнения и к третьему входу регистра, аД-. реса, выход счетчика номера временного отсчета подключен к второму входу третьей схемы сравнения и к цетвертому входу сумматора адреса. 3. Устройство по пп,1 и 2, о тл и ц а ю щ е е с я тем, что форми 15 9550 тов И являются соответственно шестым, седьмым, восьмым, третьим, четвертым и девятым выходами формирователя, второй вход которого соединен с входом элемента НЕ и с вторыми входами третьего восьмого и девятого элементов И, выход элемента НЕ соединен с вторым входом второго элемента И, третий вход формирователя подключен к вторым входам четвертого, пятого 1 ф и седьмого элементов И и к третьим входам восьмого и девятого элементов И, второй вход шестого элемента И 83 16соединен с четвертым входом формирователя,Источники информации,принятые во внимание при экспертизе1. Шелихов А.А., Селиванов Ю,П,Вычислительные машины, Справочникпод общ, ред. В.В. Пржиялковского,М. "Энергия", 1978, с. 45-50. 2. Авторское свидетельство СССРМ 392503, кл. С 06 Г 15/332, 1971,3. Авторское. свидетельство СССРН 377787, кл. С 06 Г 15/332, 1970