Устройство связи для вычислительной системы

сий, В. В, Г"ек В. Е. Спасскаи А, В. Яс,кульдович ИУ Карабань В, Н. 72) Авторь изобрете 71) Заявите 54) УСТРОЙСТВО СВЯЗИ ДЛЯ ВЫЧИСЛИТЕЛЬНОИСИСТЕМЫ ли Изобретение относится к вычислитель.ной технике и может быть использованопри построении модульных вычис тельных систем,Известно устройство связи для вычислительной системы, содержащее генера 5тор и М блоков сопряжения, состоящихиз приемного и передающего регистров,регистра адреса, распределителя импульсов, управляющего регистра, трех буферных регистров, схему сравнения, регистр состояния, коммутатор управляющих сигналов ивыходной коммутатор, группы входов и выходов которого подключены к соотве.тствующиммодулям вычислительной системы ЩНедостаток данного устройства состоит в низкой п юпускной способности.Наиболее близким по техническойсущности к предлагаемому является .устройство связи для вычислительной . 20системы, содержащее узел тактовых импульсов иМ блоков сопротивления, каж-,дый из которых содержит два приемныхрегистра, два передакзцих регистра, два элемента ИЛИ, два буферных регистра, регистр адреса, соединенный выходом с первыми входами блока сравнения, блока формирования признака передачи и первого буферного регистра, два выхода которого соединены соответственно с первыми входами элементов ИЛИ, а третий выход и второй вход - соответ- ственно с информационным входом и выходом модуля вычислительной системы, управляющий вход-выход и синхронизирунхций выход которого подключены соответственно к первому входу-выходу узла коммутации управляющих сигналов и первому входу узла синхронизации, распределитель импульсов, управляющий регистр и регистр. признака передачи Г 2Недостатки известного устройства состоят в низкой пропускной способности и ограниченной области применения, которые вызваны тем, что в его формате сообщений размер поля адреса фиксирован и, следовательно, фиксировано обо10 15 20 25 ЗО 35 ЯО Я 5 50 55 рудовнния схемы сравнения, рег истраадреса модуля, приемных и передающихрегистров, которые входят в состав каналов обмена. Для того, чтобы увеличитьпропускную способность системы путемувеличения числа модулей, необходимозаменять оборудование каналов обменаустройства связи.Цель изобретения - повышение пропускной способности устройства,Поставленная пель достигается тем,что в устройство, содержащее генератор тактовых импульсов н М каналовобмена, каждый из которых содержитпервый блок сопряжения, включающийпервые передающий регистр и приемныйрегистр, управляющий вход которого соединен с первым управляющим входом регистра состояний, подключенного двусторонней связью к узлу коммутации управляющих сигналов, первый выход которогосоединен с управлякзцим входом второгопередающего регистра, регистр адреса,выход которого соединен с первым входом узла сравнения и первым информационным входом второго приемного регистра, причем второй информационный входвторого приемного регистра и управляющий вход первого приемного регистрапеввого блоид сопряжения 1 -го каналаобмена ( 1 ":1,М) соединены соответственно с 1 -м информационным входом устройства и выходом генератора тактовыхимпульсов, введены в каждый канал обмена М -1 блоков сопряжения, а каждыйблок сопряжения дополнительно содержитузел дешифрации состояния, элемент задержки и мультиплексор, причем в каждомблоке сопряжения выход первого приемного регистра соединен с информационными входами первого и второго передающих регистров и вторым входом узласравнения, первый и второй информацион-.ные входы н управляющий вход мультиплексора соединены соответственно свыходами первого передающего регистра,второго приемного регистра и вторымвыходом узла коммутации управляющихсигналов, входом подключенного к выходу узла дешифрации состояния, управляющий вход первого приемного регистраподкл 1 учен через элемент задержки куправлявяцему,входу первого передающего регистра ъ второму управляющемувходу регистра состояний, выход которогосоединен с управляющим входом вчорогоприемного регистра, информационныйвход первого приемного регистра-гоблока сопряжения ( =1 М)-го канала обмена, кроме первого, соединен с выходом мультиплексора-го блока сопряжения-1-го канала обмена, информационный вход первого приемного регистра.-го блока сопряжения первого канала обмена соединен с выходом мультиплеисора-го блока сопряжения М-гоканала обмена, второй информационныйвход второго приемного регистра и выход второго передающего регистра-гоблока сопряжения 1 -го канала обменасоединены соответственно с-ми информационными входом и выходом устройства, первый и третий управляющиевходы и выход регистра состояний ипервый выход узла коммутации управляющих сигналов-го блока сопряжения1-го канала обмена подключены соответственно к выходу генератора тактовыхимпульсов, входу и первому и второмувыходам 1 -й группы управляющих входов и выходов устройства, выход узласравнения 1-го блока сопряжения-гоканала обмена подключен к-му входуузла дешифрации состояния к-го блокасопряжения (К =1,Й) 1 -го канала обмена,На фиг, 1 представлена блок-схемаустройства; на фиг, 2 - функциональныесхемы узла дешифрации состояния и узласравнения; на фиг. 3 - функциональная схема узла коммутации управляющихсигналов; на фиг. 4 - пример структурысистемы, использу юшей данное устройство.Устройство содержит фиг. 1) генератор 1 тактовых импульсов, блоки 2 сопряжения, соединенные с соответствующими модулями 3 вычислительной системы, Группа блоков 2 сопряжения, соединенных с информационными и управляющими входами и выходами с одним и тем же модулем 3, образует канал обмена. Каждый блок 2 сопряжения содержит первый приемный регистр 4, элемент 5 задержки, первый передающий регистр 6, мультиплексор 7, регистр 8 адреса, узел 9 сравнения, узел 10 дешифрации состояния, регистр 11 состояння, узел 12 коммутации управляющих сигналов, вторые приемный 13 н передающий 14 регистры.Узел 10 дешифрации состояния и узел 9 сравнения содержат (фиг, 2) сумматоры 15 по модулю 2, элемент ИЛИ 16, элемент ИЛИ-НЕ 17, элемент ИЛИ 18. элемент НЕ 19, элементы И 20, 21 и элемент НЕ 22.9246 5Узел 12 коммутации управляющихсигналов (фиг. 3) состоит иэ первогоэлемента И 23, элемента НЕ 24, второгоэлемента И 25, первого элемента ИЛИ26, третьего элемента И 27, второгоэлемента ИЛИ 28, четвергого элементаИ 29.Генератор 1 тактовых импульсов цредназначен для синхронизации работы устройства,Блоки 2 идентичны по структуре нпредназначены для приема (выдачи) информации иэ (в) модулей 3 вычислительной системы и выдачи (приема) информации в (из) магистраль, образованную из 15набора пассвных шин адреса и данныхи замкнутых в кольцо.Элемент э задержки предназначендля задержки тактового импульса, поступакщего на управляющий вход блока 2. 0Мультиплексор 7 содержит набор управляемых элементов И и элемент ИЛИи предназначен для выбора и передачиинформации с выходов второго приемногорегистра 13 или первого передающего 5регистра 6,Регистр 8 адреса предназначен дляхранения собственного адреса блока 2.Адрес в регистр 8 адреса заносится спомощью тумблерного набора (не показан).Узел 9 сравнения предназначен длясравнения поля адреса получателя с собственным адресом данного блока 2.Узел 10 предназначен для интерпретации значений сигналов, поступающихкак из узла 9 сравнения данного блока2, так и уэлое сравнения других блоков2 того же канала обмена, и формированиясигналов управления режимами работы 40блока 2.Регистр 11 состояния содержит дватриггера и предназначен для индикациисостояния блока 2.В качестве модулей 3 вычислительной 45системы могут использоваться процессоры, блохи памяти, каналы прямого доступа. и т.п. 94 6теля; адрес получателя; данные (адресячейки памяти, признак Запрос "/ "Ответ",признак "Чтение "/ "Запись", собственноинформация),По каждому тактовому импульсу происходит передача слов информации междублоками каналов обмена. Под управлениемтактового импульса информация записывается в первый приемный регистр 4,а под управлением задержанного тактового импульса она записывается в первыйпередающий регистр 6.По приему информации в первый приемный регистр 4 в каждом блоке 2 происходит сравнение полей адреса получателя с собственным адресом данного блока 2, в результате чего на выходе узла9 формирукгся сигналы "Равно", "Неравно", "Свободно", "Занято, поступающие на соответствукщий выход блока 2и вход узла 10.Ели на входах узла 10 присутствуетнабор сигналов "Равно, "Не равно,"Свободно", "Занято, то на его выходеформируется сигнал "Чужой, означающий, что на информационном выходе первого приемного регистра 4 всех блоковданного канала обмена присутствует информация, адресованная не своему модулю 3.Если на входах уапа 10 присутствуетнабор сигналов "Равно", "Свободно","Занято", или "Равно", "Занято", то наего выходе формируется сигнал Свой",означакщий, что на информационном выходе первого приемного регистра 4 всехблоков 2 данного канала обмена присутствует информация, адресованная данномусвоему модулю 3Если на входах узла 10 присутствуетнабор сигналов "Свободно", "Равно,фНе равно" или Свободно", Не равно,то нв е 1. о выходе формируется сигнап"Свободно", означакщий, что на информационном выходе первого приемного регистра 4 всех блоков 2 данного каналаприсутствует нулевая информация (прес получателя равен нулю),Устройство работает следующим образом.После пуска устройства генератор 1 (фиг, 1) начинает вырабатывать тактовые импульсы, под управлением которых в устройстве нвчинакг циркулировать свободные слова информации.Формат слова информации, пересыла.емого между блоками каналов обмена, имеет следующие поля: адрес отправи 50 55 Каждый канал обмена работает в двух режжлах; "Чтение" и Запись".Режим "Чтение выполняется в два этапе. На первом этапе происходит сравнение поля адреса получателя слова информации, принятого в первый приемный регистр 4 из блока 2 предшествующего канала обмена, описанное выше,На втором этапе в зависимости от сигналов, сформированных на выходе уэ7 92ла 10, выполняется собственно режим"Чтение",Если чэ выходе узла 10 сформировался сигнал "Чужой", то из узла 12 наупривляюший вход мультиплексора 7. ,поступает сигнал, по которому информв ция с первого передающего регистра 6поступает иа выход мультиплексора 7,В следующем такте эта информацич записывается в одноименный блок 2 цоспедукщего канала обмена.Если на выходе узла 10 сформировался сигнал "Свободно", то узел 12не вырабатывает сигнала управлениямультиплексором 7 и информация с первого передающего регистра 6 не поступает на выход мультиплексора 7, В следующем тахте в одноименный блок 2 последующего канала обмена записываетсянулевая информация,Если на выходе узла 10 сформировался сигнал фСвой" и первый триггеррегистра 11 состояния, фиксирующий незанятность второго передающего регистра 14, находится в состоянии "Свободен",то узел 12 вырабатывает сигнал, поступающий в регистр 11, сигнал, поступающий во второй передающий регистр 14,и сигнал "Принять", поступающий в своймодуль 3, По сигналу из узла 12 во второй передакзций регистр 14 записываетсяинформация (адрес отправител, данные)из первого приемного регистра 4, В следующем такте задержанным тактовымимпульсом первый триггер регистра 11устанавливается в состояние "Занят". Водноименный блок 2 последующего канала записывается нулевая информация, .По сигналу "Принять" модуль 3 переписывает информацию (адрес отправителя,данные) из второго передающего регистра 14 на свои регистры и фсрмируетсигнал фПринято", которым по приходутактового импульса первый триггер регистра 11 устанавливается в состояниефСвободен". 4604 8 5 о 15 2 О 25 эо Э 5 ао 45 50 55 Если на выходе узла 10 сформировался сигнал "Свой" и первый триггер регистра 11 находится в состоянии Занят", то узел 12 формирует сигнал, поступающий на управляющий вход мультиплексора 7. Далее происходят действия, аналогичные дертвиям по сигналу Чужой", описанным выше.В режиме Запись, когда модулю 3 необходимо передать информацию в магистраль, он формирует сигнал "Запрск. на передачу", который поступает на управляюший вход регистров 11 блоков 2данного канала обмена,Режим "Запись" выполняется в дваэтоа, На первом этапе, если второйтриггер регистра 1 1, фиксирующий незанятость второго приемного регистра 13,находится в состоянии "Свободен", топо приходу тактового импульса в регистре 11 формируется сигнал, по которомувторой триггер регистра 11 устанавливается в состояние Занят". Во второйприемный регистр 13 посылается сигнал,по которомув него записывается информация (адрес получателя, данные) изсвоего модуля 3 и информация (адресотправителя) из регистра 8 адреса. Свыхода регистра 11 в модуль вычислительной системы посылается сигнал "Запрос удовлетворен", по приему которогомодуль вычислительной системы снимаетсигнал "Запрос на передачу". На первомэтапе также происходит сравнение поляадреса получателя слова информации,принятого в первый приемный регистр 4из одноименного бпока предшествующегоканала обмена, описанное вьцце.На втором этапе в зависимости отсигналов, сформированных на выходеузла 10, выполняется собственно режим"Запись",Если на выходе узла 10 сформировался сигнал "Чужой, то происходят действия, аналогичные действиям по этомусигналу, описанным в режиме "Чтение".Если на выходе узла 10 сформировался сигнал "Свободно", то узел 12 по состоянию второго триггера "Занят" регистра 11 состояния формирует сигнал, поступающий на управляющий вход мультиплексора 7, и сигнал, поступающий в регистр11. По сигналу из узла 12 на выходмультиплексора 7 поступает информацияс второго приемного регистра 13, Вследующем такте по приходу задержанного тактового импульса второй триггеррегистра 11 устщавливвется в состояние "Свободен".Если на выходе узла 10 сформировался сигнал "Свой" и первый триггер регистра 11 находится в состоянии "Свободен", то выполиется режим чтение",описанный выше, и по состоянию второго триггера "Занят" регистра 11 узел12 формирует сигнал, поступающий науправляющий вход мультиплексора 7 и в.регистр 11, Далее происходят действия,аналогичные действиям по сигналу "Свободно", описанные вьпце в режиме "Запись".9 9246 В процессе работы устройства узел12 вырабатывает сигналы управленияследующим образом (фиг. 3),На входы элемента И 29 псступаетсигнал "Свободно".из узла 10 и сигнал 5"Занято" со второго триггера регистра11 состояния. Сигнал "Свой" из узла10 поступает на входы элементов И 23и 25. Сигнал "Чужой" из узла 10 поступает на вход элемента ИЛИ 26. Сиг- Онал "Занят" со второго триггера регистра 11 поступает на вход элемента И 27.Сигнм "Свободен с первого триггерарегистра 11 поступает на вход элементаИ 23, с выхода которого поступает сигнал установки первого триггера регистра1 1 в состояние "Занят" и сигнал приемаинформации во второй передающий регистр 14. С выхода элемента ИЛИ 26поступает сигнал в мультиплексор 7, по 10которому информация с первого передающего регистра 6 поступает на выходмультиплексора 7. С выхода элемента. ИЛИ 28 поступает сигнал установкивторого триггера регистра 11 в состояние Свободен" и сигнал, поступающий вмультиплексор 7, по которому информация с второго передающего регистра 13поступает йа выход мультиплексора 7.В систему, использующую данное устройство, могут входить в качестве мо -дулей 3 процессоры, блоки памяти, каналы прямого доступа и другие устройства,необходимые для обработки данных. Всемодули вычислительной системы должныобладать способностью читать информацию из вторых передающих регистровблоков сопряжения по сигналу Принять"и записывать информацию во вторые приемные регистры блОкОВ сопряжения соп 4(ровождая ее сигналом "Запрос на передачуНа фиг, 4 показана структура вычислительной системы, содержащая четыреканала обмена для связи четырех моду 45лей, каждый из которых состоит из двухблоков 2 сопряжения. Система содержит два т".а модулей: процессорный модуль и модуль оперативной памяти.Процессорный модуль 3.1 (3.3) может быть выполнен например, на микро 50процессорных секциях серии К 589 и содержит 8 центральных процессорных элементов 30, управляющую память 31,блок 32 микропрограммного управления,блок 33 проритетного прерывания,. регистр 34 микрокоманд, элементы И 35и 36. Выходы вторых передающих регистров 14 блоков 2.1.1. и 2,1.2. под 94 10соединены к шине 37 центрального процессорного элемента 30, Сигнал фПри- нятьф поступает из коммутирующих блоков 2.1,1, и 2,1,2. на вход 38 бцока 32. Сигнал "Принято" формируется одним из триггеров регистра 34. Вторые информационные входы вторых приемных регистров 13 блоков 2.1.1. и 2.1.2. подсоединены к шинам адреса 39 и данных 40 центрального процессорного элемента 30.В режиме Зацнсь" одновременно с установкой информации на шинах 39 и 40 в блоки 2.1,2, и 2.1.1. посылается сигнал "Запрос на передачу, который форваруется одним изтриггеров регистра34. Этот сигнал поступает на вход регистра 11 каждого блока, Процессорный модуль переходит в режим ожидания. Никаких операций в процессорном элементе 30 не производится. После того, как в одном из тактов работы устройства информация из процессорного элемента 30 принята во вторые приемные регистоы 13 блоков 2 .1 .1, и 2 .1,2 на вход 38 блока 32 из блоков 2,1.1. и 2,1.2, поступает сигнал "Запрос" удовлетворен. По этому сигналу модуль 3.1 выходит. из режима ожидания и продолжает свою работу, В частности, он может перейти в режим ожидания ответа. В этом режиме также контролируется состояние входа38 блока 32.Сигнал Принять" поступает на вход38 блока 32, если в принятой во вторыепередающие регистры 14 блоков 2.1,1.и 2,1,2. информации есть признак Ответ." Модуль 3.1 выходит из режимаожидания и принимает содержимое вчорых передающих регистров 14 блоков2,1.1. и 2.1.2. на внутренние регистрь"процессорного элемента 30.Сигнал Принять" поступает на входблока 33, если в принятой во вторыепередающие регистры 14 блоков 2,1.1.и 2.1.2, информации нет признака Ответ",Блок 32 вырабатывает сигнал Прерывание", который поступает на вход41 блока 33. Ьод прерывания поступаетна вход 42 процессорного элемента 30,ПО сигналу Прерывание" модуль 3.1переходит на выполнение программы обработки прерывания. Закончив обработкупрерывания, модуль 3.1 продолжает работу, начиная с последней команды, выполнение которой было прервано.Посланная модулем 3.1 информацияпоступает в блоки 2.2.1. и 2,2.2.(2,4.1, и 2.4.2.), к которым подключенымодуль 3.2 (3.4) оперативной памяти.Блоки 2,2.1. и 2.2.2, вырабатываютсигнал фПринять", по которому запускается схема 43 тактирования модуля 3.2 5оперативной памяти, формирующая временную диаграмму работы матрицы 44 памятиРежим работы памяти задается признаком "Чт "/ "Зп", который поступает из 10вторых передающих регистров 14 блоков2.2.1, и 2.2.2. в схему 43.В режиме "Чтение" схема тактирования вырабатывает сигнал разрешения выборки, по которому адрес ячейки памяти 15загружается из вторых передающих регистров 14 блоков 2.2,1. и 2.2.2. вматрицу памяти, Через некоторый промежуток времени на выходе матрицы 44памяти появляется считанная информация. 20Схема 43 вырабатывает сигнал "Запросна передачу", который поступает на входрегистров 11 блоков 2. В одном изтактов работы устройства связи адресполучателя и информация принимаются во 25вторые приемные регистры 13 блоков 2и одновременно вырабатывается сигнал"Запрос удовлетворен", который поступаетв схему 43, По этому сигналу схема43 снимает на выходе 45 сигнал разре- звшенин выборки и через определенныйпромежуток времени вырабатывает сигнал фПоинято", который поступает в блоки 2.2.1, и 2.2,2,В режиме "Запись" адрес ячейки памяти и информация поступают из вторыхпередакзцих регистров 14 блоков 2,2.1,и 2.2.2. на вход матрицы 44 памяти.По сигналу "Принять схема 43 тактирования вырабатывает сигнал разрешения 4 овыборки на выходе 45, по которому адрес ячейки памяти принимается в матрицу памяти, и сигнал на выходе 46, по которому информация записывается в матрицу 44 памяти Сигнал разрешения выборки снимается и на выходе схемы 43 тактированияформируется сигнал "Принято", которыйпоступает на входы регистров 11 блоков2,2.1. и 2.2,2.Таким образом, предлагаемое устройство позволяет расширять адресное пространство системы путем наращиваниячисла блоков сопряжения в каналах обмена устройства,.что позволяет повыситьсовокупную способность и расширить область применения устройства.формула изобретенияУстройство связи для вычислительнойсистемы, содержащее генератор тактовых 94 2импульсов и М каналов обмена, каждый из которых содержит первый блок сопряжения включающий первые передающий регистр и приемный регистр, управляющий вход которого соединен с первым управляющим входом регистра состояний, подключенного двусторонней связью к узлу коммутации управляющих сигналов, первый выход которого соединен с управляющим входом второго передающего регистра, регистр адреса, выход которого соединен с первым входом узла сравнения и первым информационным входом второго приемного регистра, причем второй информационный вход второго приемного регистра и управляющий вход первого приемного регистра первого блока сопряжения 1-го канала обмена (1 =1,М) соединены соответственно с 1 - м информационным входом устройства и выходом генератора тактовых импульсов, о т л ич а ю ш е е с я тем, что, с целью повышения пропускной способности устройства, в каждый его канал обмана введены Мблоков сопряжения, а каждый блок сопряжения дополнительно содержит узел дешифрации состояния, элемент задержки и мультиплексор, причем в каждом блоке сопряжения выход первого приемного регистра соединен с информационными входами первого и второго передающих регистров и вторым входом узда сравнения, первый и второй информационные входы и управляющий вход мультиплексора соединены соответственно с выходами первого передающего регистра, второго приемного регистра и вторым выходом узла коммутации управляющих сигналов, входом подключенного к выходу узла дешифрации состояния, управляющий вход первого приемного регистра подключен через элемент задержки к управляющему входу первого передакшего регистра и второму управляющему входу регистра состояний, выход кото.рого соединен с управлякхцим входу второго приемного регистра информационный вход первого приемного регистре ) -го блока сопряжения ( =1,М) 1 -го канала обмена, кроме первого, соединен с выходом мультиплексора-го блока сопряжения 1 -1-го канала обмена, информационный вход первого приемного регистра 1 -го блока сопряжения первого капала обмена соединен с выходом мультиплексора 1 -го блока сопряжения М-го канада обмена, второй информационный выход второго передакзцего регистра и вход второго ,приемного регистра 1 -го блока сопряжения 1 -го канала обмена соединены1 а 924694 14соответственно с; -ми информационными 1 -му входу узла дешифрации состояниявходом и выходом устройства, первый и к-го блока сопряжения (К =1,Й) 1 -готретий управляюшие входы и. выход ре- канала обмена.гистра состояний и первый выход узлакоммутации управлякзцих сигналов-го Источники информации,блока сопряжения 1-го канала обмена принятые во внимание при экспертизеподключены соответственно к выходу ге, Авторское свидетелк:тво СССР поЭнератора тактовых импульсов, входу и заявке М 2765316/18-24,первому и второму выходам 1-й группы кл, О 06 С 3/04, 1979,управляюших входов и выходов устройства,ю 2, Авторское свидетельство СССР повыход узла сравнения 1-го блока сопри- заявке % 2907230/18-24,жения 1-го канала обмена подключен к кл, Д 06 Р 3/04, 08,04,80 (прототип),