Устройство для передачи и приема информации по двупроводной линии связи

(55 К ПАТЕ Н 1 ыкоторых Общиеуются в качестсвязи,яется пови прием Изобретение анна-измеритель жить основой при информации о р бителях, рассред информации может слусистем сбора лектропотресиловой сети ОТНОСИТСЯой техникепостроенииботаю щихточенных по ПОСтоянно проводни ве каналаЦелью ние досто о напряжения, в и питания исполь нфармационной изобретения явл ерности передач ыше а ин ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕВЕДОМСТВО СССР(71) Головное конструкторское бюро Научнопроизводственного объединения "Энергия"(73) Головное конструкторское бюро Научнопроизводственного обьединения "Энергия"(56) Авторское свидетельство СССРКг 1767511, кл, 6 08 С 19/02, 1989,(54) устРОЙстВО для пеРедАчи и пРи- ЕМА ИНФОРМАЦИИ ПО ДВУПРОВРДНОЙ ЛИНИИ СВЯЗИ(57) Устройство для передачи и приема информации по двухпроводной линии связи относится к информационно-измерительной технике и может служить основой при построении систем сбора информации о работающих электропотребителях, рассредоточенных по силовой сети постоянного напряжения, в которых общие проводники питания используются в качестве канала информационной связи, Цель - повышение достоверности передачи и приема информации путем обеспечения фазовой модуляцией ее двоичной последовательностью. Формирование сообщения осуществляется за счет фазовой модуляции синусоиды, у которо изменение фазы на 180 соответствует изменению значимости бита информации. С этой целью в передающую часть в отличие от прототипа введены генератор синусоидальных колебаний и модулятор сообщения, в котором осуществляется фазавая модуляция синусоиды двоичной последовательность)о. В приемкой части устройства входной сигнал, а именно фазомодулированная синусоида, демодулируется. Для реализации демодуляции в приемную часть введены демодулятор сообщения, синхронизатор и формирователь импульсов, выполненный с управляемым коэффициентом деления частотьь Входной сигнал четырежды опрашивается в периодически повторяющийся цикл опроса. Точки опроса устанавливаются посредством частоты опроса, синхронизированной с несущей частотой входного сигнала, В ыборочные значения тачек опроса сравниваются друг с другом на фазовые соотношения. При соответствующей синхронизации частоты несущих колебаний входного сигнала с частотой опроса в каждом цикле опроса первое и третье выборочные значения соответствуют нулевым точкам входного сигнала, второе и четвертое выборочные значения - экстремальным тачкам опроса входного сигнала. Из выборочных значений и результатов их сравнения на фазовые соотношения формируются двоичная последовательность, сигналы для синхронизации частоты опроса с частотой несущих колебаний синусоиды и последовательность битов качества демодуляции. 3 з,п, ф-лы, 6 ил.18367091 2 3 ОСоставитель С, Балакин . Редактор Т. Иванова Техред М.Моргентал Корректор ММаксимишинец Заказ 3022 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101формации за счет обеспечения фазовой модуляцией ее двоичной последовательность ьо.На фиг,1 представлена структурная схема устройства передачи и приема инфОрма ции по Двухпроводной линии связи; на фиг,2 - . электрическая принципиальная схема модулятора сообщения устройства согласно фиг,1; на фиг,З - . электрическая принципиальная схема демодуляторасообщения уст ройства согласно фиг.1; на фиг,4 - электрическая принципиальная схема синхронизатора устройства согласно фиг.1; на фиг.5 - структурная схема формирователя импульсов устройства согласно фиг.1; на 15 фиг.б - временные диаграммы функционирования устройства согласно фиг,1, гдеа = диаграмма двоичной последовательности, поступающей на первый вход модулятора общения согласно фиг,2; 20б - диаграмма фазомодулированного . сигнала, формируемого модулятором сооб- . щения согласно фиг.2;в - диаграмма последовательности прямоугольных импульсов, поступающих с пер вого выхода формирователя импульсов согласно фиг,5;г - дирама усой последовательности, поступающей со второго выхода формирователя импульсов согласно фиг.5; 30д - диаграмма импульсов на выходе ин. вертора 24 Демодулятора сообщения согласно фиг,З;е - диаграмма импульсов нэ 0-выходе триггера 26 демодулятора сообщения со гласно фиг.З;ж - диаграмма импульсов на О-выходе триггера 27 демодулятора сообщения согласно фиг,З;3 - диаграмма импульсов на выходе ИС КЛЮЧАЮЩЕЕ ИЛИ 30 демодулятора сооб-, щения согласно фиг,З;и - диаграмма импульсов на О-выходе триггера 31 Демодулятора сообщения согласно фиг,З; 45к - диаграмма последовательного двоичного кода на С 1-выходе триггера 32 демодулятора сообщения согласно фиг.З;л - диаграмма импульсов на выходе ИСКЛЮЧАЮЩЕЕ ИЛИ 31 демодулятора сооб щения согласно фиг.З;м - диаграмма импульсов "качества" нэ О-выходе триггера 35 демодулятора сообщения согласно фиг.Э;н - диаграмма импульсов, поступающих на вход 2 синхронизатора согласно фиг.4;о - диаграмма импульсов на выходе инвертора 35 синхронизатора согласно фиг.4;и - диаграмма импульсов, поступающей нэ вход 1 синхронизатора согласно фиг.4. Представленную на фиг.1 структурную схему устройства обеспечивают два общих проводника 1, 2 питания, передающая и приемная части,Передающую часть составляют последовательно включенные источник 3 информации, преобразователь параллельного 4 кода в последовательный, генератор 5 синусоидальных колебаний, модулятор 6 сообщения, делитель 7 напряжения, передатчик 8, которые включены в качестве нагрузки генератора 9 тока и параллельно стабилизатору 10 напряжения. Приемную часть составляют последовательно включенные преобразователь 11 сигналов постоянного тока в напряженине и источник 12 питания, включенные между проводниками 1, 2, а также последовательно включенные согласующий 13 фильтр, усилитель 14 напряжения, демодулятор 15 сообщения, синхронизатор 16, формирователь 12 импульсов, преобразователь 18 последовательного кода в параллельный, которые включены в качестве нагрузки генератора 19 тока и параллельно стабилизатору. 20 напряжения. Причем демодулятор 15 сообщения выходами соединен с соответствующими входами синхронизатора 16, который двумя выходами 1 и 2 соединен с соответствующими входами формирователя 17 импульсов, который выходами 1,2, 3 соединен с входами 2, 3 демодулятора 15 сообщения, с входами 3, 4, 5 синхронизатора 16 и с входом 2 преобразователя 18 последовательного кода в параллельный,Модулятор б сообщения, представленный на фиг,2, содержит инверторы 21, 22 и 23, которые соединены со средними точками резисторов В 1, й 2, йб и базой транзистора ЧТ 1 и резисторами ЙЗ, В 4, Я 7, базой транзистора ЧТ 2, и резистор К 5, который соединен с коллекторами транзисторов ЧТ 1, ЧТ 2, являющимися выходом 1 модулятора 6 сообщения, причем обьединенные входы инверторов 21, 22, являются входом 1, а выводы резисторов Йб, Н 7 - входами 2, 3 соответственно модулятора сообщения.Демодулятор 15 сообщения, представленный на фиг,З, содержит инвертор 24, триггера 25, последовательно включенные триггеры 26, 27, выходы которых подключены к ИСКЛЮЧАЮЩЕЕ + ИЛИ 28, 29, 30, последний из которых подключен к последовательно соединенным триггерам 31, 32, а также последовательно соединенные ИСКЛЮЧАЮЩЕЕ ИЛИ 33 и триггер 34, причем обьединенные О - входы триггеров 25, 26 являются входом 1 обьединенные С-входы триггеров 25, 31 и 34 - входом 2, первый вход ИСКЛЮЧАЮЩЕЕ ИЛИ 30, обьединен 1836709ный с С-входом триггера 32, входом 3 демодулятора 15 сообщения, а выходы ИСКЛЮЧАЮЩЕЕ ИЛИ 28, 29 являются соответственно выходами 1, 2, 0-выходы триггеров 32, 34 - соответственно выходами 3, 4 , демодулятора сообщения.Синхронизатор 16, представленный на фиг,4, содержит инвертор 35, параллельно включенные реверсивные счетчики 36, 37, выходы которых подключень 1 к входам ИСКЛЮЧАЮЩЕЕ ИЛИ 38 и последовательно включенным триггерам 39, 40, причем счетный вход реверсивного счетчика 36 является входом 1, РЕ-вход реверсивного счетчика 36 и вход инвертора 35 обьединены и являются входом 2, обьединенные С-входы реверсивных счетчиков Зб, 37 - входом 3, счетный вход реверсивного счетчика 37 входом 4 и С-вход триггрера 40. входом 5 синхронизатора 16, а выходы ИСКЛЮЧАЮЩЕЕ ИЛИ 38, и триггера 40 являются соответственно выходами 1 и 2 синхронизатора 16.Формирователь 12 импульсов содержит последовательно включенные генератор 41 прямоугольных импульсов, делитель 42 частоты с управляемым переменным коэффициентом деления частоты, делители 43, 44 частоты с коэффициентом деления на 2, причем входы делителя 42 частоты являютсч входами 1 и 2 формирователя 17 импульсов, а выходы делителей 44, 43, 42 частотты являются соответственно выходами 1, 2 и 3 формирователя 17 импульсов.Изобретение иллюстрируется следующим примером. Источник 12 питания через привода 1, 2 линии связи запитывает передающую и приемную части устройства. Источник 3 информации, в качестве которого можно рассмотреть управляющий контролер, подает информацию в виде параллельного кода на вход преобразователя 4 параллельного кода в последовательный, Последний преобразует параллельный код в последовательный и по первому выходу выдает последовательность синхроимпульсов, синхронизированным по фазе в последовательным кодом, выдаваемым по второму выходу. Последовательный код, в конкретном случае код 10110010, временная диаграмма а согласно фиг.б, поступает на вход 1 модулятора б сообщения, представленого на фиг,2. Последовательность синхроимпульсов поступает на вход генератора 5 синусоидальных колебаний, с выходов которого выдаются две синусоиды, сдвинутые по фазе по отношению друг к другу на 180 О, с частотой колебания, равной частоте формирования бита последовательного кода и поступающее на входы 2 и 3 модулятора 6 сообщения.модуляция логического нуля, Резисторы 81,20 В 2 и БЗ, Я 4 формируют смещение на тран 30 35 40 45 50 51015 Синхропоследовагельносгь осуществляет жесткую синхро чизацию по фазе синусоидальных колебаний генератора 5 с последовательностью кода, Электрическая принципиальная схема генератора 5 синусоидальных колебаний не приведена, так как подобные устройства широко известны. Модулятор 6 сообщения осуществляет фазовую модуляцию синуоид, поступающих на входы 2 и 3, последовательностью кода, поступающей на вход 1, и с выхода выдает фазомодулированный сигнал в соответствии с диаграммой "б" фиг,б, причем через злементь, инверторы 22, 23, резисторы Н 1, В 2, Вб. Г 5; транзистор /Т 1 осуществляется модуляция логической единицы последовательно кода, через элементы, инвертор 21, резисторы ЯЗ, Р 4, Я 7, Б 5, транзистор ЧТ 2 -зисторах ЧТ 1, ЧТ 2 соответственно для перевода их в активную область, резистор К 5 является коллекторной нагрузкой для транзисторов ЧТ 1, ЧТ 2 и резисторы Яб, й 7 ограничивают ток для входных сигналов, поступающих на входы 1 и 2, Оззомодулированный сигнал поступает через делитель 7 напряжения на вход передатчика 8, который осуществляет преобразование фазомодулированного напряжения в сигналы постоянного тока, Сигналы постоянного тока передаются по общим проводникам питания 1, 2 и нэ преобразавателе 11 сигналов постоянного тока преобразуется обратно в напряжение. В качестве преобразователя 11 может быть использовано низкоомное сопротивление, Функциональные блоки, образующие передающую часть, включены в качестве нагрузки генератора 9 тока, В качестве стабилизатора напряжения может быть использован стабилитрон,Переменная составляющая напряжения питания в виде фазомодулированного сигнала через согласующий 13 фильтр, в качастое которого может быть использована разделительная емкость, поступает на вход усилителя 14 напряжения. В последнем сигнал усиливается до соответствующего уровня и поступает на вход 1 демодулятора 15 сообщения, выполненного в виде фазового демодулятора входного сигнала и и редставленного на фиг,З. Схема фазового демодулятора работает в совокупности с синхронизатором 16 и формирователем 17 импульсов, представленными на фиг,4 и 5 сооттветственно. Демодуляция входного сигнала осуществляется следующим образом. Фазомодулированный сигнал, поедставленный на диаграмме "б" фиг,б четырежды опрашивается в периоидчески повторяющийся5 10 15 20 30 35 40 45 50 55 цикл опроса, Точки опроса каждого цикла опроса устанавливаются посредством последовтательности прямоугольных импульсов синхронизированной с входным сигналом таким образом, что выборочные значения, а именно, опрашиваемые текущие значения входного сигнала, для каждой четверти периода несущей частоты входного сигнала по отношению друг к другу контролируются на Фазовые отношения. При соответствующей синхрониации частоты несущих колебаний входного сигнала с частотой опроса в каждом цикле опроса первое и третье выборочное значение соответствуют нулевым точкам входного сигнала, второе и четвертое выборочное значениесооттветствуют экстремальным точкамвходного сигнала,Следующие четные выборочные значения всех циклов опроса друг с другом сравниваются. При несравнении промежуточных нечетных выборочных значений с последующими или предыдущими четными значениями результат сравнения проверяется на паритет, Все результаты сравнения согласно их знаку соответственно суммируются и из их суммы формируется синхронизирующий сигнал для последовательности прямоугольных импульсов, При сравнении - проверяется оба ли выборочных значения принадлежат к одинаковому циклу опроса или последующему циклу опроса. В последнем случае импульсы последовательностй прямоугольных импульсов расположены правильно, В первом случае фазовые соотношения импульсов последовательности и входного сигнала соответствуют 180,Частотность реэузультатов контроля, подтверждающих принадлежность сравниваемых четных выборочных значений к одинаковым циклам опроса, при достижении ее заданного значения, осуществляется сдвиг последовательности прямоугольных импульсов по отношению к входному сигналу на 180, После чего последовательность прямоугольных импульсов синхронизированная с входным сигналом из четных выборочных значений обратно формирует последовательный двоичный код. Для оценки правильности формирования последовательности двоичного кода из фазомодулированного входного сигнала, параллельно формируется бит качества.Демодулятор 15 сообщения, синхронизатор 16 и формирователь 17 импульсов в данном примере конкретной реализации выполнен на микросхемах серии 564, применяемой для изготовления бортовых средств управления электроавтоматикой двигательных установок.Для реализации вышеописанной демодуляции входного сигнала формирователь 17 импульсов, представленный на фиг,5, по первому выходу формирует последовательность прямоугольных импульсов, представленную на диаграмме "в" фиг,6, по второму выходу Формирует удвоенную и жестко синхронизированную по фазе импульсную последовательность, представленную на диаграмме. "г" Фиг,6, по третьему выходу формирует учетверенную по частоте импульсную последовательность, На первый и второй входы делителя 42 частоты с переменным коэффициентом деления поступает комбинация из двух битов, причем в следующем соответствии: комбинация 00 или 10 для коэффициента деления на 12; комбинация 11 для коэффициента деления на 11; комбинация 01 для коэффициента деления на 13. Основным коэффициентов деления частоты является коэффициент 12. Коэффициенты 11 и 13 включаются при синхронизации для сдвига последовательности прямоугольных импульсов вправо или влево соответственно, Значимость коэффициентов деления частоты делителя 42 обуславливает быстродействие синхронизации последовательности прямоугольных импульсов с входным сигналом, которое также определяется конструктивным исполнением синхронизатора 16,Схема демодулятора 15 сообщения содержит одноразрядный регистр, выполненный в виде триггера 25. и двухраэрядный регистр, выполненный в виде двух последовательно включенных триггеров 26, 27. На 0-входы триггеров 25, 26 от входа 1 демодулятора 15 сообщения подается Фазомодулированный входной сигнал, представленный на диаграмме б фиг,6, а через вход 2 на тактирующие С-входы триггеров 25, 31. 34 подается импульсная последовательность с удвоенной частотой, представленной на диаграмме г Фиг,б, а через инвертор 24 - на С-входы триггеров 26, 27 инертированная импульсная последовательность, представленная на диаграмме д фиг.6. Через вход 3 подается последовательность прямоугольных импульсов, представленной на диаграмме в фиг,б, на С-вход триггера 32. В триггере 25 осуществляется запись нечетных выборочных значений входного сигнала, с каждым импульсом инвертируемой импульсной последовательности (диаграмма д). 8 триггеры 26, 27 записываются четные выборочные значения входного сигнала с каждым импульсом последовательности согласно диаграмме г фиг,б, причем четные5 10 15 20 25 30 35 40 45 50 55 выборочные значения с С-выхода триггера 26 с последующим импульсом последовательности записывается в триггер 27. На диаграммах е и ж представлены состояния триггеров 26, 27 соатветственно, все выборочные значения, записываемые в триггеры 25, 26, 27 для каждой четверти периода опроса друг с другом сравниваются для определения фазовых соотношений. При правильном или на 180 сдвинутом фазовом положении входного сигнала и последовательности прямоугольных импульсов в триггер 25 записываются нулевые положения входного сигнала, а триггеры 26, 27 записываются экстремальные значения входного сигнала. При правильном фазовом соотношении входного сигнала и последовательности прямоугольных импульсов согласно диаграмме в фиг.б четные выборочные значения, поступающие с С-вьхода триггера 26, и последовательность прямоугольных импульсов сравниваются в компараторе, в качестве которого использован ИСКЛЮЧАЮЩЕЕ ИЛИ 30, на полярность. Результат сравнения, в данном случае соответствуощий диаграмме з фиг.б, поступает на Р-вход триггера 31, в который для каждой половины периода сравнения записывается результат сравнения, представленный на диаграмме и фиг.б. Далее результат сравнения поступает на Р-вход триггера 32, в котором с каждым импульсом, поступающим на его С-вход, обратно формируется каждый бит последовательности кода, приведенной на диаграмме к фиг.б.Кроме того демодулятор 15 сообщения параллельно обратному формированию последовательности кода формирует еще бит качества, Этот бит характеризует собственной значимостью 0 или 1 неправильность или правильность соответственно вновь сформированного бита последовательности кода, Для этого аба сравниваемых значения для каждого периода последовательности прямоугольных импульсов друг с другом сравниваются в компараторе, в качестве которого применен ИСКЛЮЧАЮЩЕЕ ИЛИ ЗЗ и результат сравнения, предствленный на диаграмме л фиг,б записывается в триггер 34. С 0-выхода триггера 34 поступает последовательность "качества" формирования последовательности кода. представленная на диаграмме м фиг,6.При неправильном фазовом соотношении входного сигнала и последовательности прямоугольных импульсов, а именно при фазовом сдвиге на 180, последовательность кода, сформированная триггером 32 будет инверсна по отношению к последовательности кода на передающей стороне. Но об этом факте укажег последовательность битов качества, которая будет иметь значимость логического нуля.На структурной схеме усграйствз, представленной на фиг.1, выход 4 демодулятора 15 сообщения функционально с другими блоками не связан. Но при дальнейшей обработке полученной из фазамодулировзнного сигнала информации выход битов качества преобразования использовать необходимо (на фиг,1 не показано, кзк ега использовать).Схема синхронизаторз 16, представленного на фиг.4, работает следующи образом, В ИСКЛ ЮЧАЮЩЕЕ ИЛИ 28 демодулятора 15 сообщения сравниваются друг с другом нечетные и четные гыборачные значения, в ИСКЛЮЧАЮЩЕЕ ИЛИ 29 сравниваются четные вьбарачнье значения, причем выходы ИСКЛЮЧАЮЩЕЕ ИЛИ 28, 29 являются выходами 1, 2 соответственно демодулятора 15 сообщения, которые соединены с соответствующими входами синхронизатора 16, Если четные выборочные значения не равны, то на вход 2 синхронизатора 16 подается сигнал логической 1, которая поступает на вход разрешения установки счетчика 36 (см. диаграмму на фиг.б), При этом счетчик 36 с каждым импульсом, подаваемым на вход, увеличивает или уменьшает его сумму в зависимости от сигнала, подаваемого на вход направления счета счетчика через вход 1 синхронизатора,На вход 1 синхронизатора поступает от демодулятора 15 сообщения результаты сравнения промежуточных нечетных выборочных занчений и последующих четных выборочных значений, представленных на диаграмме и фиг,б. Если обз выборочных значения одинаковы, то на вход 1 подается сигнал логического нуля и счетчик 36 считает в обратном направлении. При неравенстве сравниваемых значений на вход 1 поступает логическая 1 и счетчик считает в прямом направлении, Кзк только счетчик 36 достигнет границы своей счетной области, на его втором выходном разряде появляется импульс, который подается на С-вход таиггера 39, Последний переключается в единичное состояние и передает логическую 1 на Р-вход триггера 40, который посредством частоты, подаваемой через вход 5 на его С-вход, переключается в единичное состояние, продолжительностью на период тзктируемой триггер 40 частоты, Выход старшего разряда счетчика 36 (логический 0 или лагическая 1), формируемый через ИСКЛЮЧАЮЩЕЕ ИЛИ 38, подключается через выход 1на.соответствующий вход делителя 42 чзс 1836709 12тоты формирователя 17 импульсов и соответствует коэффициенту деления частоты 12. При Формировании временно ограниченного импульса на О-выходе триггера 40, сооттветственно выходе 2 синхронизатора, коэффициент деления частоты делителя 42 формирователя 17 импульсов меняется с 12 на 11 (комбинация битов 11) или на 13 (комбинация битов 01), Частотность появления этих импульсов на 0-выходе триггера 40 определяет частотность изменения коэффициента деления частоты. При каждом появлении логической 1 на выходе 2 триггер 39 обратно переключается в нулевое состояние. Если четные выборочные значения одинаковы, то на вход 2 синхронизатора поступает логический О. который через инвертор 35 Формирует логическую единицу (см. диаграмму о фиг,б) на вход разрешения установки второго счетчика 31, который увеличивает соответственно уменьшает свою сумму в зависимости от сигнала, поступающего через вход 4 синхронизатора на вход направления счета счетчика 31. Последовательностью прямоугольных импульсов, подаваемой на вход направления счета второго счетчика 37, осуществляется контроль, оба ли равных четных выборочных значения принадлежат к одному циклу опроса или последующему, Равнозначность выборочных четных значений означает изменение значения между следующими друг за другом битами входного сигнала. В первом случае задний фронт импульса последовательности прямоугольных импульсов расположен на половине периода входного сигнала и соответствует рассинхронизации по Фазе на 180, В этом случае счетчик 37 с каждым передним фронтом импульсной последовательности, поступающей через вход 3 синхронизатора, будет увеличивать сумму. Это легко проследить по диаграмме в, смещенной на 180 влево или вправо. Во втором случае, когда задний фронт импульса последовательности прямоугольных импульсов соответствует концу периода входного сигнала, синхронизация по фазе правильная. Счетчик 37 уменьшает сумму, если рассинхронизация соответствует 180 О, то когда-то сформированные на старших разрядах счетчиков 36, 37 сигналы через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ изменят состояние выхода 1 и соответственно коэффициент деления в делителе 42 Формиоователя 17 импульсов. Если рассинхронизация превышает 90 О, то значение выхода 2 изменится, вследствие чего счетчики по вышеописанной логике осуществляют синхронизацию, Таким образом сформированная последовательность кода с выхода 3 демодуляторасоответствующим входам преобразователя пад, ельного кода в последовательный, ста билизатор напряжения, делитель напряжения, выход которого соединен с входом передатчика, выполненного в виде преобразователя напряжения в сигналы постоянного тока, выход передатчика является 20 25 30 35 40 5 10 16 сообщения поступает на вход преобразователя 18 последовательного кода в параллельный, причем на вход 2 преобразователя 18 поступает синхронизированная последовательность прямоугольных импульсов, которая преобразует последовательный код в параллельный,Ф.ормула изобретения 1. Устройство для передачи и приема информации по двупроводной линии связи, содержащее на передающей стороне источник информации, выходы которого подключены к входом Первой линии связи устройства,первые выводы источника информации, преобразователя параллельного кода в последовательный, стабилизатора напряжения, делителя напряжения и передатчика объединены и являются входом второй линии связи устройства, вторые выводы источника информации, преобразователя параллельного кода в последовательный, делителя напряжения, стабилизатора напряжения и передатчика объединены и подключены к первому выводу генератора тока, второй вывод которого является входом первой линии связи устройства, на приемной стороне - приемник, выполненный в виде преобразователя сигналов постоянного тока в напряжение, вход приемника является выходом первой линии связи устройства,источник питания, генератор тока, стабилизатор напряжения, преобразователь последовательного кода в параллельный, усилитель напряжения, первые выводы источника питания, усилителя напряжения, преобразователя последовательного кода в параллельный и стабилизатора напряжения объединены и являются. выходом второй линии связи устройства, вторые выводы усилителя напряжения, преобразователь последовательного кода в . параллельный и стабилизатора напряжения объединены и подключены к первому выводу генератора тока, второй вывод которого является выходом первой линии связи устройства, выходы преобразователя последовательного кода в параллельный являются выходами устройства, второй вывод источника питания подключен к выходу преобразователя сигналов постоянного тока в напряжение, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности передачи и приема информации за счет обеспечения фазовой модуля 13 18367095 10 15 20 30 35 цией ее двоичной последовательности, в передащую часть устройства введены генератор синусоидальных колебаний и модулятор сообщения; первый и второй выходы преобразователя параллельного кода в последовательный подключены соответственно к входу генертатора синусоидальных колебаний и первому входу модулятора сообщений, второй и третий входы которого соединены с первым и вторым выходами генератора синусоидальных колебаний соответственно, выход модулятора сообщения подключен к входу длителя напряжения, первые выводы генератора синусоидальных колебаний и модулятора сообщений обьединены и являются входом второй линии связи, вторые выводы обьединены и подключены к первому выводу генератора тока, в приемную часть введены демодулятор сообщения, формирователь импульсов, синхронизатор и согласующий фильтр, выход которого соединен с входом усилителя напряжения, вход является выходом первой линии связи, выход усилителя напряжения соединен с первым входом демодулятора сообщения, первый и второй выходы которого соединеныс соответствующими входами синхронизатора, первый и отарой выходы которого подклочены к соаттветствующим входам формирователя импульсоо, первый выход которого соединен с объединенными вторым входом демодулятора сообщения, третьим входом синхронизатора и первым входом преобразователя последовательного кода о параллельный, второй выход формирователя импульсов гчодклочен к третьему входу демодулятора сообщений и четвертому входу синхронизатора, пятый вход которого соединен с третьим выходом формирователя импульсов, третий выход демодулятора сообщений подклочен к второму входу преобразователя последовательного кода в параллельный, четвертый выход демодулятора сообщений является выходом устройства, первые выводы демодулятора сообщений, синхронизатора и формирователя импульсов объединены и являются оходом второй линии связи, вторые выводи объединены и подключены к первому выводу генератора тока,2, Устройство па п.1, о т л и ч а ю щ е ос я тем, что модулятор сообщений содержит инвертары, транзисторы и резисторы, объединенные входы первого и второго инверторов являются первым входом модулятора сообщений, выход второго инвертара соединен с входом третьего инвертора, выход которого соединен с базой первого транзистора и со средней точкой последовательно включенных первыми выводами пероого и отоаога резисторов. выход первого инвертора соединен с базой второго транзистора и средней точкой последовательно вклокоченных первыми выводами третьего и четвертого резисторов, коллекторы первого и второго транзисторов подключень 1 к первому выводу пяього резистора и являются выходом модулятора сообщений, вторые выводы первого, третьего и пятого резисторов обьединены и яоляются первым выводам модулятора сообщений, вторые выводы второго и четвертого резисторов и обьединенные эмиттеры первого и в 1 орого транзистороо являются вторым выоодам модулятора сообщений, первые выводы шестого и седьмого резисторов являются соответственно вторым и третьим входами модулятора сообщений, вторые выводы шестого и седьмого резисторов подключены к выходам таетьего и первого иноерторов соответственно,3. Устройство па п.1, о т л и ч а ю щ е ес я тем, чта дсмадулятар сообщений содержит триггеры, элементы ИСКЛЮЧАЮЩЕЕ или и инвертор, объединенные О-оходы пероого и второго триггеров являются первым входом демодулятора сообщений. объединенные С-входы первого, третьего и четвертого триггеров и вход инвертора являются вторым входам демодулятора сообщений, первый вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и С-вход пятао триггера являются третьим входом демодулятора сообщений, 0-выход первого триггера соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход кото- рога объединен с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и О-входом шестого триггера и подключен к 0-выходу второго триггера, О-выход шестого триггера соединен с оторыми входами третьего и первого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход инвертара подключен к С-входам второго и шестого триггеров, выход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входам четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и О-Вхадам третьего триггера, С-выход которого подключен к О-входу пятого триггера и второму входу четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход каторага соединен с О-входам четвертого триггера, выходы второго л третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно первым и вторым выходами демодулятора сообщений, С-выходы пятого и четвертого триггеров являются соответственно третьим и четвертым выходами демодулятора сообщений.4, Устройство по п.1, отл и ч а ю ще ес я тем, что синхронизатор содержит инвертор, реверсивные счетчики, триггеры и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, счетный вход первого реверсивного счетчика явля ется первым входом синхронизатора, вход инвертора объединен с ЯЕ-входом реверсивного счетчика и является вторым входом синхронизатора, С-входы первого и второго реверсивных счетчиков являются третьим 10 входом синхронизатора, счетный вход второго реверсивного счетчика - четвертым входом синхронизатора; С-вход первого триггера - пятым входом синхронизатора, выход инвертора соединен с ВЕ-входом вто рого реверсивного счетчика, выхОды старших разрядов первого и второго реверсивных счетчиков подключены соответственно к первому и второму входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является первым выходом синхронизатора, выход второго разряда первого реверсивного счетчика соединен с С-входом второго триггера, 0-выход которого подключен к О-входу первого триггера, 0-вход второго триггера является первым выводом синхронизатора, Я-вход - вторым выводом синхронизатора, 0-выход первого триггера подключен к В-входу второго триггера и является вторым выходом синхронизатора.