Устройство для перадачи информации

(5)5 08 С 1 РЕТЕНИ Е ОПИСА К АВТОРСКО ки АН АЗССР СССР989.РЕДАЧИ ИНльство 19/28, ЛЯ ПЕ ситсямах перх вычи устроиствам, дачи данных, ительных сеГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР МУ С В ИДЕТЕЛ Ь СТ 8 У.(57) Изобретение отноприменяемым в систенапример в локальны 2тях, Цель изобретения - повышение информативности устройства Устройство содержит приемник 1, переключатель 2 каиала, передатчик 3, второй элемент И. 4, первый триггер 5, распределитель 6 импульсов, преобразователь 7 параллельного кода в последовательный, первый элемент И 8, на- . копитель 9 информации, второй 10 и третий 11 триггеры, третий элемент И 12, элемент 13 задержки, пятый элемент: И 14, селектор 15 адреса, четвертый элемент И 16,. источник 17 информации, блок 18 стековой памяти, первый блок 19.сравнения; блок.201711217 Составитель А. Кушнареведактор В, ДанкоТехред М,Моргентал Коррект ундрик одственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 П Заказ 343 Тираж ВНИИПИ Государственного комитета по изо 113035, Москва, Ж, РПодписноетениям и открытиям при ГКНТ ССС кал наб 4/51711217 управления, блок 21 оперативной памяти, счетчик 22, второй блок 23 сравнения, формирователь 24 задержек, Устройство позволяет наиболее полно использовать канал связи. Оно работоспособно даже в том случае, когда уровень загрузки моноканала превышает критические значения, т.е. этим обеспечивается полная загрузка оборудования и программ независимо от ритма работы вычислительных центров, 1 з.п, ф-лы, 6 ил,Наиболее близким по технической сущности к изобретению. является устройство для передачи информации, содержащее распределитель импульсов, первый выход 5 которого соединен с первым входом преобразователя параллельного кода в последовательный и с входом первого триггера, выход которого соединен с первыми входами соответственно первого, второго и 10 третьего элементов И, второй выход распределителя импульсов - с вторым входом преобразователя параллельного кода в последовательный, третий вход которого соединен с источником информации, третий 15 .выход. распределителя импульсов - с вторыми входами соответственно первого, второго и третьего элементов И, приемник, вход которого является входом устройства, выход приемника соединен с 20 селектором адреса, третьим входом второго элемента И и первыми входами блока управления в режиме повышенной нагрузки канала и переключателя каналов, выход которого соединен с первым входом пере датчика, выход котЬрого является выходомустройства. выход преобразователя параллельного кода в последовательный соединен с третьим входом первогь элемента И, выход которого подключен к второму вхо ду передатчика и четвертому входу блокауправления в режиме повышенной нагрузки канала, первый выход которого подключен к первому входу четвертого элемента И, второй вход которого подключен к вы ходу селектора адреса, выход четвертого.элемента И - к первому входу блока стековой памяти, другой вход которого подключен к второму выходу блока управления в режиме повышенной нагрузки канала, второй, тре тий и пятый входы, которого подключенысоответственно к выходу блока сравнения.первому выходу блока стековой памяти, к выходу блока задержек й второму входу третьего триггера, выход которого подклю чен к четвертому входу первого элемента И,пятый вход которого подключен к третьему .выходу блока управления в режиме повышенной нагрузки канала и первым входам шестого и пятого элементов И, выход пятого 50 элемента подключен к второму входу переключателя каналов, третий вход которого Указанная цель достигается тем. что в подключен к выходу второго триггера и устройство для передачи информации, со.- третьему входу третьего элемента И, выход держащее распределитель импульсов, перкоторого через элемент задержки подклю- вый выход которого соединен с первым чен к другому входу пятого элемента И, при входом преобразователя параллельного кочем выход второго элемента И соединен с да в последовательный и с входом первого первыми входами соответственно второго триггера, выход которого соединен с первы- и третьего триггеров и входом накопителя ми входами соответственно первого, второ- информации, выход которого соединен с го и третьего элементов И, второй выход вторым входом второго триггера и с вхо распределителя импульсов соединен с втодом счетчика, выход которого соединен с рым входом преобразователя параллельновходомдешифратора,выходкоторогопод- го кода в последовательный, третий вход ключен к второму входу шестого элемента которого соединен с источником информа- И; выход которого подключен к первому ции, третий выход распределителя имаульвходу. блока задержеккдругому входу кото сов - с вторыми входами соответственно рого подключен четвертый выход блока уп- первого, второго и третьего элементов И, равления в режиме повышенной нагрузки приемник, вход которого является входомустройства, выход приемника соединен сНедостатком известного устройства яв- селектором адреса, третьим входом второляетсято,чтоврежимеповышеннойнагруз го элемента И и первыми входами блока ки на локальную сеть может возникнуть управления в режиме повышенной нагрузситуация, когда станции после предельного ки канала и переключателя каналов, выход количества неудавшихся попыток передачи . которого соединен с первым входом пе еф рмации сняли свои решения передать датчика, выход которого является выходомР данные, хотя в стеках устройств их адреса 25 устройства, выход преобразователя парал.- записаны и должны анализироваться по-. лельного кода в последовательный соедисле окончательного заполнения стека. В нен с третьим входом первого элемента.И, этом случае целесообразно заранее учесть . выход которого. подключен к второму вхоэтот факт, так как устройство будетожидать ду передатчика и четвертому входу блока передачу от этих станций (хотя заведомо их 30 управления в режиме повышенной нагр зредач не будет) какое-то значение време- ки канала, первый выход которого подклюни задержки т, которое выбирается случай- чен к первому входу четвертого элемента мым образом и может иметь наибольшее И, второй вход которого подключен к вы- значение из набора значений в блоке задер- ходу селектора адреса, выход четвертого жек, тем самым снижается информатив элемента И - к первомувходублокастеконость устройства. Кроме тога, известное и вой памяти, другой: вход которого подклю-. предлагаемоеустройства обладаютодним чен к второму выходу блока управления в и тем же недостатком: если две и более режиме повышенной нагрузки канала., втостанций получат столкновения в начале, рой, третий и пятый входы которого подработы сети или в процессе работы (в слу ключены соответственно к выходу первой чае, если у станций до этого момента было схемы сравнения, к первому выходу блока одинаковое количество столкновений), то стековой памяти, второму входу третьего станции одновременно предпримут попыт- триггера, выход которого подключен к пяку повторной передачи информации, так как . тому входу первого элемента И, четвертый: получат одинаковую задержку, и снова 45 вход которого подключен к третьему выхостолкнутся, затем опять получат одинако- ду блока управления в режиме повышенной вую задержку, и снова столкнутся, и т.д., нагрузкиканалаипервомувходупятогоэлепока не снимут свои передачи по достиже- мента И, выход которого подключен к вто о- ни.ю предельного количества попыток пере- му входу переключателя каналов, третий дачи информации, установленного согласно 50 вход которого подключен к выходу второго протоколам передачи информации. Органи- триггера и третьему входу третьего элемен- ., зация задержек на повторные передачи . та И, выход которого через элемент задержпроисходитлинейно,т.е. при первомстолк- ки подключен к другому входу пятого новении т, при втором 2 т, при третьем 3 т и .элемента И, причем выход второго элемента т,д.до 16 т. В этом случае случайный выбор 55 И подключен к первым входам второго, задержек в этих пределах был бы благопри- третьего триггеров и входу накопителя инятным для работы сети.формации, выход которого подключен кЦель изобретения - повышение инфор-второму входу второго триггера, а второй мативности устройства, выход блока стековой памяти подключен кпервому входу первой схемы сравнения,введены формирователь задержек, вторая схема сравнения, счетчик попыток передачи, блок памяти, входы которого подключены соответственно к восьмому выходу блока управления в режиме повышенной нагрузки канала, третьему выходу блока стековой памяти, выход счетчика попыток передачи, первый вход которого подключен к выходу блока памяти и первому входу второй схемы сравнения,: выход которой подключен к шестому входу блока управления в режиме повышенной нагрузки канала, четвертый - седьмой выходы которого подключены соответственно к вторым входам формирователя задержек, второй схемы сравнения, счетчика попыток передачи, первой схемы сравнения, третий вход которой подключен к выходу селектора адреса и второму входу четвертого элемента И, а первый вход формирователя задержек подключен к выходу накопителя информации и второму входу второго триггера, выход формирова:теля задержек - к второму входу третьего триггера и пятому входу блока управления в режиме повышенной нагрузки канала.Существенные отличия предлагаемого устройства от известного заключаются в том, что при возникновении ситуации, когда станции после предельного количества неудавшихся попыток сняли свое решение пе.редать данные,в блоке стековой памяти устройств их адреса записаны и должны быть проанализированы после полного заполнения стека. Учитывая тот факт, что устройство будет ожидать передачу от станций, снявших свою передачу, какое-то значение г, которое выбирается случайным образом и может иметь наибольшее значение, адреса этих станций выбрасываются из стека и устройство переходит к обработке следующего адресав стеке. Однако при анализе количества попыток передачи каждой станции можно заранее исключить станции, достигшие предельного количества попыток передачи, при этом время задержки на повторную передачу сокращается, тем самым повышается информативность устройства для передачи информации.На фиг. 1 представлена блок-схема устройства для передачи информации; на фиг, 2- блок-схема формирователя задержек; на фиг, 3 - блок-схема блока стековой памяти; на фиг, 4 - блок-схема первой схемы сравнения; на фиг, 5 - граф-схема алгоритма работы блока управления в режиме повышенной нагрузки канала; на фиг.6 - функциональная схема блока управления, реализованная на автомате Мили с входными сигналами х 1-хя и выходными у 1-у 1 1. Устройство для передачи информации(фиг. 1) содержит приемник 1, переключатель 2 каналов, передатчик 3, второй элементИ 4, первый триггер 5, распределитель 65 импульсв, преобразователь 7 параллельного кода .в последовательный, первыйэлемент И 8, накопитель 9 информации,второй 10 и третий 11 триггеры, третийэлемент И 12, элемент 13 задержки, пятый10 элемент И 14, селектор 15 адреса, четвертый элемент И 16, источник 17 информации, блок.18 стековой памяти, первый блок19 сравнения, блок 20 управления, блок 21памяти, счетчик 22, второй блок 23 сравне 15 ния, формирователь 24 задержек, состоящий (фиг. 2) из генератора 25 случайныхчисел, генератора 26 импульсов, делителя27 частоты, элемента И 28.Устройство работает в четырех режи 20 мах: нормальной. работы, блокированиястолкновений, изъятия переданного кадраиз сети, повышенной нагрузки в сети.В режиме нормальной работы устройство работает только в том случае, когда уро 25 вень. загрузки моноканала не превышаеткритического значения и стековая памятьнеполная,Распределитель 6 импульсов по первому выходу выдает управляющие сигналы,30 разрешающие запись в параллельном кодеинформации .в преобразователь 7 параллельного кода в последовательный (регистр:сдвига). Запись производится поуправляющему сигналу выхода преобразо 35 вателя.7. В преобразователь 7 информациязаписывается из источника 17 информациив упакованном виде (кадра) стандартногоформата в соответствии с протоколом управления каналами передачи данных. Од 40 новременно управляющим сигналом. свыхода преобразователя 6 импульсов первый триггер 5 готовности устанавливается всостояние с высоким уровнем сигнала логической единицы, означающее, что запись45 информации в преобразователь 7 уже произведена,Передача начинается в том случае; когда триггеры 5 и 11 находятся в состояниилогической единицы, а распределитель 650 импульсов формирует на своем выходетактирующий сигнал начала передачи информации через элемент И 4 на передатчик 3.Передача осуществляется в непоследо 55 вательном коде (разряд за разрядом)Еслина какой-либо позиции двоичного кода кад- .ра происходит столкновение с другим кадром, передаваемым другим узлом(передатчиком), то устройство автоматически с помощью элемента И 4 и триггера 10,1711217 9 10фиксирующих передачу чужого кадра, ус- задержек, случайным образом определяютанавливает триггер 11 в уровень логиче- щий задержку, длительность которой полского нуля, тем самым запрещая передачу учается путем деления частоты импульсовкадра. минимальной задержки (Гз; мин), поступаюВ режиме блокирования столкновений 5 щих с генератора 26 импульсов; на случамперед каждой передачей устройство про- ное число, определяемое генератором 25слушивает моноканал с помощью элемента случайных чисел, Поэтому сигнал разреИ 4,которыйаналиэируетвсестолкновения. шения начала передачи от накопителя 9При появлении хотя бы одного сигнала с информации приходит с соответствующейвысоким уровнем логической единицы на 10 задержкой исбрасываеттриггер 11 в исхадвходе, а следовательно, и на выходе прием-. ное состояние, разрешая передачу инфорника 1, свидетельствующего о ведущейся мации из преобразователя 7.передаче информации в виде последова- Таким образом, устройство блокируеттельности кадров соседним или другим уз- . передатчик только на время столкновениялом сети, данный факт отражается 15 плюс время задержки, зависимое от числапоступлением этого сигнала на вход.зле- столкновений.мента И 4. На другой вход элемента И 4 от . В режиме изъятия переданного кадрапервого триггера 5 поступает сигнал логи- из сети после формирования тактирующегоческой единицы, свидетельствующий о го- сигнала начала передачи на выходе распретовности преобразователя 7 к передаче 20 делителя 6 импульсов, соединенного с вхо-.соответствующего кадра дискретной ин- дом элемента И 12, последний формируетформации в моноканал. На второй входэле- сигнал логической единицы в том сл ае.поступает сигнал логической если триггеры 5 и 10 находятся в состоянииединицы от распределителя 6 импульсов, логической единицыт.е, кадр находится вразрешающий передачу информации. При 25 преобразователе 7 иотсутствуетстолкнове-.совпадении этих событий происхрдит стол-. . ние в сети (это полностью соответствует рекновение в моноканале двух кадров инфор-. жиму нормальной работы передатчика).мации, и элемент И 4 переключается в Входной сигнал элемента И 12 запускаетположение логической единицы, устанавли-. элемент 13 задержки, время задержки раввая триггер 10 в положение логического 30.но времени возвращения по кольцу сетинуля, Триггер 10 своим выходным сигна- . переданногопередатчиком 3 кадравприемлом блокировки воздействует на управля- ник 1 устройства.ющий вход переключателя 2 и разъединяет Таким образом, в момент, когда пе емоноканал, препятствуя дальнейшему рас- данный кадр, обойдя все кольцо локальнойпространению передаваемых другим пере-.35 вычислительной сети, возвратится в приемник 1, выходной сигнал элемейта 13 задатчиком сигналов.Одновременнопервымсигналом "чужо- держки разъединит канал с помощьюго" флага кадра передатчика запускается переключателя 2 канала и.кадр исчезнет,накопитель 9 информации, который запоми-.Если возникает столкновение(режим блокинает копию переданного другим передатчи ровки столкновений сигналов) или преобраком кадра сообщения и переключает зователь 7 не готов к передаче, то элементтриггер 11 в состояние логического нуля, И 12 формировать сигнал разъединения ка-.блокирующего своим выходом с помощью нала не будет,первого элемента И 8 передачу дискретной В режиме повышенной нагрузки в сетиинформации через передатчик 3. Совокуп-. 45 блок 20 управления работает параллельно сность сигналов, переданных другой стан-. остальнойчастьюустройства,чтопозволяетцией локальной вычислительной сети, устройству работать во многих режимах.записывается в накопитель 9 (регистр сдви-: . При каждом обращении в сеть станцийга), размер которого соответствует разме- . их адреса (адреса источников) после предру переданного полного сообщения (в 50 варительной селекции пакета селектором .соответствии с выбранным протоколом); 15 адреса записываются в блок 18 стеко-;огда сообщение полностью принято, выход- . вой памяти каждой станции сети. Записьным сигналом завершающего флага пере- . адресов в стек блока 18 производится поданного кадра информации в накопитель 9, сле того, как будет установлено, были ли этиосуществляетсясбростриггера 10 висход адреса записаны ранее в стеке блока 18.ное состояние, т.е. снова соединяется мо- Адрес с выхода селектора 15 поступает наноканал. Одновременно выходной сигнал третий вход первой схемы 19 сравнения, напоследнего разряда накопителя 9 информа- первый вход которой поступает адрес из.ции формирует сигнал разрешения переда- . стека блока 18, при этом управляющий сигчи, который поступает в формирователь 24 нал с шестого выхода блока 20 управленияразрешает выполнение операции сравнения адресов, Если поступивший адрес не был ранее записан в стек блока 18, то производится его запись, Если же этот адрес был ранее записан в стеке, то он в стек не записывается, а в блок 21 памяти подтем же адресом, что и в стеке блока, 18, где был ранее записан этот адрес, записывается содержимое счетчика 22 попыток передачи, на первый информационный вход которого поступает содержимое ячейки блока 21 памяти, а на другой (суммирующий) вход счетчика 22 - сигнал логической единицы из блока 20 управления, Адрес для выбора ячейки в блоке 21 памяти определяется указателем стека блока 18, в ячейке стека блока 18 хранится адрес станции, а в ячейке блока 21 памяти под тем же адресом (памяти) - количество попыток передачи информации соответствующей станцией,Предварительно перед записью адреса источника проверяется объем стека блока 18, Объем блока 18 стековой памяти выбирается для каждой сети свой исходя из ее критической нагрузочной способности. Как только стек блока 18 достигает своего объема, первый блок 19 сравнения начинает проверку на соответствие адреса, хранящегося в нижней ячейке стека блока 18, адресу данной станции. Если адреса не совпадают, то исключаются все попытки захватить сеть-сигнал с блока 20 управления, который поступает на вход элемента И 14. При этом вторым блоком 23 сравнения проверяется, сколько раз станция, адрес которой записан в нижней ячейке стека блока 18, предприняла попыток передать информацию. Если количество попыток станции равно предельно установленному значению, то ее адрес исключается из стека блока 18, т,е, происходит арифметический сдвиг стека и обнуляется соответствующая ячейка в блоке 21 памяти. Далее устройство переходит к анализу следующего адреса, хранящегося в следующей ячейке стекапока 18. Если же количество попыток передачи станции меньше предельного, то необходимо дождаться поступления информации от станции под этим адресом, Если информация поступила от этой станции, то проверяется наличие другого адреса источника. Если его нет, то производится . циклический сдвиг стека блока 18, а содержимое соответствующей ячейки блока 21 памяти обнуляется,Если есть другой адрес . источника, то он после проверки его на новизну в стеке через элемент И 16 записывается в стек блока 18, Первым блоком 19 сравнения снова производится проверка на соответствие адреса в нижней ячейке101520 стека блока 18 адресу данной станции. Далее работа аналогична изложенному.Если информация не поступила от данной станции, то одновременно с выдержкой времени задержки т, которая вырабатывается в формирователе 24 задержек, проверяется наличие столкновения в моноканале сети. Если по истечении времени т столкновения не было, то из стека исключается адрес этой станции, т.е. происходит арифметический сдвиг стека блока 18,После сдвига стека проверяется его объем- если он равен установленному значению, топервый блок 19 сравнения продолжает сравнение адресов, записанных в ячейках стека, с адресом данной станции, Далее работа устройства аналогична изложенной части алгоритма.Если же столкновение произошло, то необходимо дождаться нового адреса истбчника из.приемника 1, проверить, есть ли он в стеке, и если нет, то записать в стекблока 18. Если объем стека неполный, тонеобходимо записать "недостающие" адре 25 са источников,В случае; когда. адрес, записанный внижней ячейке стека блока 18, совпадает садресом данной станции, то блок 20 управления вырабатывает. управляющий сигнал,30 разрешающий дан)й." стканции передать .информацию в моноканал,При этом необходимо постоянно проверять наличие столкновений в моноканале.Если в этот момент столкновение не35 произошло, то необходимо продолжить пе- .редачу информации от этой станции и по ееуспешному окончанию произвести циклический сдвиг стека блоКа 18. При помощи.первого блока 19 сравнения продолжают40 . проверку на совпадение адреса, записанного в нижней ячейке стекла, с адресом данной станцииЕсли же во время передачи произошлостолкновение, то необходимо дождаться по 45 ступления следующего адреса источника ипосле его проверки на новизну в стеке блока18 записать его в стек. Далее при помощипервого блока 19 сравнения производитсяпроверка на соответствие адреса, записан 50 ного в нижней ячейке стека, с адресом дан-ной станции, и процесс работы устройстваповторяется,Техническое преимущество изобретения заключается в наиболее полном исполь 55.зовании канала связи, т.е. исключаютсяпотери информации.Формул а и зо бр ете н и я1, Устройство для передачи информации, содержащее распределитель импуль13, 1711217 14сов, первыйвыход которого соединен с ра, второй выход первого блока стековой первым входом преобразователя парал- памяти подключен к первому входу первого лельного кода в последовательный и вхо- блока сравнения, о т л и ч а ю щ е е с я тем, . дом первого триггера, выход которого что, с целью повышения информативности соединен с первыми входами первого, вто-. 5 устройства, в него введены формирователь рого и третьего элементов И, второй выход задержек, второй блок сравнения,. счетчик распределйтеля импульсов подключен к и блок. оперативной памяти, первый: вход второму входу преобразователя параллель-. формирователя задержек подключен к четного кода в последовательный; третий вход вертому выходу блока управления, второй которогоявляется первым входомустройст-,10 вход формирователя задержек объединен . ва; третий выход распределителя импуль- с й-входом второго триггера, пятый выход сов подключен к вторым входам первото, блока управления подключен к первому второго и третьего элементов И., прием- входу второго блока сравнения, второй ник, вход которого является вторым вхо- вход которого объединен с первым входом дом устройства, выход соединен с входом 15 счетчика и соединен а выходом блока опе.- селектора адреса, третьим входом второго ративной памяти, шестой выход блока упэлемента И и первыми входами блока уп- равления подключен к второму входу равления и переключателя каналов, выход счетчика, вйход которого соединен с инфоркоторого подключен к первому входу йере- мационным входом блока оперативной падатчика, выход которого является выходом 20 мяти, седьмой выход блока управления устройства, выход преобразователя парал- соединен с вторым входом первого блока лельного кода в последовательный соеди- сравнения, третий вход которого подклюнен с третьим входом первого элемента И,. чен к выходу селектора адреса; управляю- выход которого подключен к второму входу щий вход блока: оперативной памяти. передатчикаивторомувходублокауправле подключен к восьмому выходу блока упния, первый выход которого подключен к равления, адресный вход блока оперативпервому входу четвертого элемента И, вта- ной памяти соединен с третьим выходом рой вход котброго соединен с выходом се- блока стековой памяти, вйход второго блолектора. адреса, выход четвертого элемента ка сравнения подключен к шестому входу И соединен с первым входом блока стеко блока управления, выход элемента задержвой памяти, второй вход которого соединенки соединен с вторым входом пятого элес вторым выходом Гтка управления, пер-. мента И, выход которого йодключен к вый, второй и третий триггеры, третий вход третьему входу переключателя каналов, выблока управления подключен к выходу пер- . ход формирователя задержек.подключен к вого блока сравнения, четвертый. вход сое В-входу третьего триггера.динен с пщйым, выходом блока стековой 2, Устройство поп.1;отл ича ю щеепамяти, пятый вход объединен с й-входом с я тем, что формирователь задержек содвр-. третьего триггера, выход которого под- жит генератор случайных чисел, генератор ключен к четвертому входу первого эле- импульсов, элемент И и делитель частоты,мента И, пятый вход которого объединен с 40 первый вход элемента .И является первым/ первым входом пятого элемента И и под- входом формирователя задержек, вход геключен к третьему выходу блока управле-нератора случайных чисел является вторым ния, выход второго триггера соединен с .входом. формирователя задержек,.выходьг вторым входоМ переключателя каналов и генератора случайных чисел и. генератора третьим входом третьего элемента И, выход. 45 импульсов подключены к первому и второ.- которого соединен с входом, элемента за- му входам делителя частоты соответствендержки, выходвторогоэлемента Иподклю- . но, выход делителя частоты соединен с чен к 8-входам второго и третьего триггеров вторым входом злемйнта. И, выход кото- и входу накопителя информации, выход ко- . рого является выходом формирователя заторого соединен с й-входом второго тритге держек,1711217 Начало стьли Хо сапючнцкоР ХГ Бывали мвлес 0 рапнтнбстк 5 локо Ю,атее3 слось адресацстянцко о дыделеннувячец=ублокаИсеекадайпамяти,; У) Ййапщнойдкоенейячейке ФлакаИреХ 5 ффф фей ХХ4 йяии"ноеячейки бамгт щмявим 1Арармеарческийс 3 Вие фвеко блока 18; айнуле-ииесаотдеясюдюющвц илчеоки.6 лвайлбмяти у Ночовь лередацу Уу ФайиювщьюРаей Кскяачцтьаояьолнуреять:инрориацца ЯЬпыасруааая даннмоОеапнццццфеоащуж.мпцащАчвкесяекаолоко ЯУу ищючи мааетвцсО 7 ещ Ю 4 мо ие ЛАЛО Фу мщиячейк ф раюя ГютеюаеРжимаеячейхц блока 2 аомлтцподтемже ноиероиодресои чтои ячецко бблаке, Щстеко: оац памяеи,аде аписов эавйадрес, уделицить афЬ. =Ф 1) жжеикиююпомялрлАЮЯф елоараращил