Устройство для передачи сигналов

(5)5 Н 03 ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(57) Изобретение от ной технике, мо для синхронизаци тем и позволяет со ющих линий, Ц расширение функц стей за счет обесп рованных такта достигается за сче 9, детектора 17 и р ф-лы, 10 ил. носится к вычислительжет быть использовано и вычислительных сискратить число передаель изобретения иональных возможноечения передачи кодивых сигналов, Это т введения модулятора егистра 3 сдвига. 3 з,п,ЭВТ,бразователя 16, ды 23 дешифраетный триггер ры 29 и 30 и иггер 33, элеекторы 36 и 37 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИЛОВ Изобретение относится к вычислительной технике и может быть использованодля синхронизации вычислительных систем.Цель изобретения - расширение функциональных возможностей .за счет обеспечения передачи кодированных тактовыхсигналов,На фиг.1. представлена блок-схемапредлагаемого устройства; на фиг.2 - схемашифратора; на фиг.З- схема модулятора; нафиг,4 - схема детектора; на фиг,5-10 - временные диаграммы работы устройства.Устройство содержит тактовый генератор 1, его выход 2, регистр 3 сдвига, распределитель 4 импульсов, преобразователь 5цифрового кода в биполярный, счетчики 6 и7 распределителя 4, шифратор 8, модулятор9, тактовый вход 10 шифратора, вход 11 модулятора, информационные входы 12 и 13шифратора, выход 14 шифратора, выходы 15модулятора, преобразователь 16 биполяр- ного кода в цифровой, детектор 17, дешифратор 18, формирователи 19 импульсов,выходы 20, в овыходы 22 де отора.Шифратор 8 содержит элемент ИЛИэлемент НЕ 25 и триггер 26.Модулятор 9 содержит сч27, элемент НЕ 28, селектоэлементы И 31 и 32.Детектор 17 содержит трмент ИЛИ 34, триггер 35, сели триггер 38,Устройство работает следующим об При включении питания происходит установка в исходное состояние счетчиков 6 и 7, на информационных входах которых заранее задан код начала отсчета, После того, как на входах счетчиков появляется частота, счетчики начинают отсчет времени периодов следования тактовых импульсов, величина которых определяется коэффициентом деления и обусловлена требованиями к характеру тактовых импульсов системы. Одновременно начинается отсчет времени1709533 гф хф Составитель Н. ТороповаТехред М, Моргентал Корректор М. Шароши Редактор Т. Горячева Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101 Заказ 437 Тираж Подписное 8 НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушскэя наб 4/520 25 30 35 поступает на вход преобразователя 5, в ка-.40 честве которого используется обычный импульсный трансформатор, с выхода 50 цикла кодирования информации на счетчике 7 цикла кодирования. При появлении нз выходе 12 переполнения счетчиков 6 сигналов, обозначающих конец периодов следования тактовых импульсов, выходные сигналы поступают на входы сброса в ноль счетчиков 6 и информационные входы шифратора 8. Работа счетчика 7 происходит аналогично. Выход 13 счетчика 7 поступает на вход установки в ноль счетчика и синхровход шифратора 8. Одновременно на синхровход 10 шифратора 8 поступает опорная частота от генератора 1. Фазовые соотношения между счетчиками 6 и 7 задаются при начальной установке по питанию, а в дальнейшем подтверждаются через обратную связь с выхода счетчиков на устэйовочные входы, Так как на входы шифратора 8 поступает комплект. периодических последовательностей импульсов с фиксированными фазовыми соотношениями, кратными периоду тактовой частоты и периодический сигнал цикла кодирования, так же с кратным периодом, то в шифраторе 8 возможно провести преобразование периодов следования сформированных счетчиками 6 тактовых сигналов в цифровой код с разрядностью, определяемой периодом следования выходных импульсов, счетчика 7 цикла кодирования,Сформированная в шифраторе 8 непре-. рывная последовательность цифровых кодограмм, содержащая в каждой кодогрэмме признак отсчета разрядов, определяемый счетчиком 7, поступает на вход 14 модуляторз 9, где преобразуется к виду, пригодному для формирования структуры импульсов какого-либо стандартного кода интерфейсного типа, Сигнал с выхода 15 модулятора 9 которого сигнал поступает на вход преобразователя 16.На выходах 21 преобразователя 16, подключенных к входам детектора 17, сформирован сигнал, соответствующий структуре принятого в системе интерфейсного кода, который после детектирования подается на . входы регистра 3, с выхода которого на входы дешифратора 18, на выходах 23 появляется цифровая кодограммэ тактовыхсигналов, сформированных счетчиками 6,Дешифратор 18 совместно с регистром 3 сдвига при получении на вход цифровой кодогрзммы от детектора 17 для правильной расшифровки фазовых соотношений сигналов производит привязку начала своей работы к признаку начала цикла кодирования, сформированного счетчиком 7 синх 5 10 15 ронно, во всех каналах резервирования системы, что позволяет на выходах всвх дешифраторов абонентов получить необходимый набор тактовых сигналов с периодами и цифровыми соотношениями, заданными счетчикамИ6, С выходов 23 дешифратора 18 тактовые сигналы поступают на вход формирователей 19, где при необходимости может производиться корректировка и деформиравание каждого отдельного такта, поступающего в дальнейшем на выходы 20.Работа шифратора происходит следующим образом.При поступлении на вход дешифратора 18 сигналов счетчиков 6 и 7 на выходе элемента ИЛИ 24 появляется суммарный сигнал, в котором учтены соотношения сигналов, а также имеют место случайные помехи, определяемые соотношением задержек реальных счетчиков.Импульсный сигнал с выхода элемента ИЛИ 24 поступает на информационный входтриггера, на синхронизирующий вход которого подается инверсная частота с выхода генератора 1.При этом нз выходе триггера 26 формируется сигнал, содержащий в себе информацию о фазовых соотношениях сигналов, но не содержащий случайных помех.Работа модулятора 9 происходит следующим образом.На информационный вход 11 триггера 27 подается опорная частота с выхода, генератора 1. При этом на выходе триггера 27 формируются два такта частоты с периодом вдвое большим, чем входной, Эти такты поступают на вторые входы селекторов 29 и 30, Нэ управляющие входы подается суммарный сигнал с выхода шифратора, причем нэ первый селектор подаются прямые, а на второй - инверсные сигналы. Разводка сигналов по входам селекторов 29 и 30 выполнена таким образом, что на выходах 15 элементов формировались две идентичные последовательности кодовых сигналов, пригодных для формирования предварительных кодограмм одного из стандартных интерфейсных кодов, в данном случве для биполярного. фазоманипулированного с возвращением к нулю.На элементах И 31 и 32, подключаемых к выходам селекторов 29 и 30. происходит окончательная модуляция сигналов опорной частоты, являющейся в данном случае несущественным,Работа детектора 17 происходит следующим образом. На вход детектора подается информация с выхода 21 преобразователя 16, точно повторяющая информацию с выхода модулятора 9. При этом нэ выходе эле. 1709533мента ИЛИ 34 из кодаграмм вы еляопорная частота 1, а с помо ью тд ется выходом детектора, выходы регистра сдвигащ риггеров соединены с входами дешифратора,33 и 35 и селекторов 36 и 37 выделяется 2, Устройство по п,1, о т л и ч асигнал; содержащий инфо ма ию о фй информацию о фа- с я тем, что модулятор содержит счетныйэовых соотношениях сигналоналов, сформи триггер, два селектора, элемент НЕ и врованных счетчиками 6 и 7, Т игге 38ент и дваи и, риггер 38 элемента И, причем счетный вход счетногоа соединен с первым входом первопреднаэначен для защиты последующей схе- триггерамента, первым входом второго элемы от помех, вызванных случайным соотно- го элеме Ишением задержек элементов схемы, выходы, мента И и ят игге а 38 иэлмента и является информационнымр р и элемента ИЛИ 34 являются 10 входом модулятора и явыходами 22 детектора.лятора, прямой выход счетногоНа.триггера соединен с первыми информациа информационный вход регистра 3 онными входами первого и второго селектоподается кодовая последовательность им- ровов, вторые информационные входыпульсов с выхода 22 детектора 17, а на син- которых схровход подается частота с выхо а 22 1рых соединены с инее сным выхо мвыхода 5 счетного триггера, вход элемента НЕ соедиэлемента ИЛИ 34. Приэтом число аз я овр р д нен с первым управляющим входом первогорегистра 3 выбирается таким образом, что, селектора с вторза инте вал в мвторым управляющим входомр ремени, определяемый счетчи- второго селектора и являет яком 7 цикла коди ованияктора и является синхровходомстояние все аз я ы, Выд р, сменяютсвое со- модулятора, выход элемента НЕр р д, деление тактовых 20 первым управляющим входом второго сесоединен ссигналов,эквивалентныхсигналамнавыхо-. лекто а и втде счетчик в б 7то ом 18о и, производится ешиф ад фра- первого селектора, выходы первого и второтором, разрядность которого также го элементов Иоп е еляр д яется исходя из числа исходных первым и онтов являются соответственнотактовых сигналов. Сигналы с выхода 23 253. Увым и вторым выходами мод лято а.стройство по п.1, о т л и ч а ю еду Рдешифратора поступают на вход о ми о- щеевателей 19ф р р с я тем, что детектор содержит три триггера,вателей 9, в качестве которых могут ис- элемент ИЛИ и ва лпользоваться на и , би два селектора, причем вход133 АГЗпр мер, однови ато ыили аналогичные,р р установки в единицу первого триггера.соединен с первым входом элемента ИЛИ, перФ30 вым информационным входом первого1, Устормула изобретения селектора и является первым входом детекстройство для передачи сигналов, тора, вхо сб ое тактовый генератор, рас- нен с вторым входом элемента ИЛИ ифр р, является вторым входом детектора, выхопрео разователь цифрового кода в бипо первого триггера соединен с информационкода в цифровой, дешифрато и г и, дешифратор и группу которого соединен с выходом элемента, с синхровходом третьего триггера иормирователей импульсов, причем выхо- ИЛИды дешифратора соединены с входами фор- является пе вым выхмирователей импульсов г ппы выхяется первым выходом детектора, пряАв группы, выходы 40 мой выход второго триггера соединен с втокоторых являются выходаМи ст ойствао т л и ч а ю щ е е с я .тем, что, с ельу р ства, рым информационным входом первогоцелью селектора, инверсный выход второго триггерасширения функциональных возможно- ра соединен с первычет обеспечения пере-. входом второго селектора, первый управлядачи кодированных тактовых, сигналов, в 45. ющий вход кото огоии вход которого соединен с вторым уподулятор,детектор и регистр равляющим входом второго селекто асдвига, причем выхо тактовог гд го генератора вторым информационным входом вто огосоединен с синх овхо ом мр д одулятора и селектора и инверсным выходом первогороговходом распределителя импульсов, выходы селектора, выход второго селектора сое икоторого соединены с вхо ами шид фратора, 50 нен с информационным входом третьегоход второго селектора соедивыход которого соединен с инфо ма иф рм цион- триггера, первым и вторым управляющиминым входом модулято а, выхо ы ксоединены с входами и еоб а вр, д которого входами первого селектора, выход третьегор р зо ателя уф- триггера является вторым выходом детекрового кода в биполярный, выход которого тора,соединен с входом преобразователя бипо 4. Устройство по п,1ство по потл ича ющеесое инены с вд в цифровои, выходы которого с я тем, что шифратор соодед ходамидетектора, первый вы- ИЛИ, триггер и элемент НЕ, причем вхо ыдержит элементход которого, соединен с инфон информационным элемента ИЛИ являются информационнымил мент, причем входывходом первого разряда регистра сдвига, входами шифратора, выход элемента ИЛИсинхровход которого соединен с вторым соединен с информационным входом триггера, синхровход которого соединен с выходом элемента НЕ, вход которого является тактовым входом шифратора, выход триггера является выходом шифратора.,г;у Э 11 Тцк 8 ад МюуфжщуаабК МСфяюер РсдаМ аС юо дупямораЦ аффЩфорЬДо 3 ииаи. ии. цийиии ЬуиииаиааигЗ