Устройство для кодирования и декодирования телевизионного сигнала

СОЮЗ СОВЕТСНИХСОЯИАЛИСТИЧЕСНИРЕСПУБЛИН 19) И ЬСТВУ ОРСКОМУ Сви 25(088.8) и телевидения,етельст77/24,13.01.8(57) Изобретениетельной технике и ж ци. р оди форм кращ сигн На фиг. схемы кодер венно; на А выполнени ственно и строис одера. Кодер (ф лок 1 памяиг1) содержит вх ти, первый - пятый первый и второй бл ервый и второй комп н роце ки 7 соры рзадержки тоГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯПРИ ГКНТ СССР(56) Техника кино1980, У 6, с. 71 Авторское свидпо заявке 9 43632кл. Н 03 М 3/00,ДЛЯ КОДИРОВАНИЯ И ДЕЗИОННОГО СИГНАЛА тносится к вычисли- технике связи. Его Изобретение относится к вьгчислительной технике и технике связи и т бьггь использовано в системах ового телевидения с эффективным рованием видеосигнала.ель изобретения - повышение инативности устройства за счет со ения избыточности кодированного ала. 1 и Р изображены блока и декодера соответстиг. 3 и 4 показаны примерыпервого и второго соответцессоров. остоит из кодера и деН 03 М 7/30, Н 04 М 7/13 использование в системах цифровоготелевидения с эффективным кодированем видеосигнала повышает информативность устройства за счет сокращенияизбыточности кодированного сигнала.В кодере группа соседних элементовкодируется четырьмя переменными: пороговым (средним) уровнем, кодом бинарного квантования группы и двумяуровнями квантования. Поставленная цель достигается благодаря объединению двух групп в блок и исключениюиз него кода бинарного квантованиявторой группы. При этом качество передаваемого сигнала практически (визуально) не ухудшается, 4 ил. ры 9, 10, первый и второй элементы НЕ 11, 12, преобразователь 13 после - довательного кода в параллельный, буферный блок 14 памяти, первый - четвертый блоки 15 - 18 коммутации, первый и второй преобразователи 19,20 параллельного кода в последовательный и блок 21 вычитания. На Лиг. 1 обозначены также информационные входы 22, первый и второй тактовые входы 23, 24, первый - третий входы 25 - 27 синхронизации и вход 28 обнуления.Декодер (фиг, 2) содержит преобразователь 29 последовательного кода в параллельный, буферный блок 30 памяти, блок 31 задержки, элемент НЕ 32, выходной блок 33 памяти и первый - пятый блоки 34-38 коммутации. На фиг. 2 . обозначены также информационный вход 39, первый и второй тактовые входы1649674 вская одственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Прои Составитель О.Ревинскийедактор А.Маковская Техред М,Дидык Коррект Заказ 1526 Тираж 470 ПодписноеВНИИПИ Государственного комитета по изобретениям и о113035,.Москва, Ж, Раушская наб. ытиям при ГКНТ СССР 4/540, 41, первый - третий входы 42 - 44синхронизации.Блок 1 памяти представляет собойблок Аормирования кодируемой группыиз и элементов . Если в группы объединяются элементы соседних строк кадра(например, группа 4 х 4), то блок 1представляет собой блок кадровой памяти, из которого информация считыва Оется порциями по п кодируемых элементов. Причем элементы считываются поодному с тактовой частотой элементовЕ., в параллельном коде.Первый процессор 2 (Фиг. 3) выполнен на сумматоре 45, первом и второмрегистрах 46, 47, На Аиг. 3 обозначены также инАормационные входы 48, так.товый вход 49, вход 50 синхронизациии вход 51 обнуления процессора 2. 2 ОВторой процессор 3 (Аиг. 4) содержит блок 52 элементов И, сумматор 53,первый и второй регистры 54,55, блок56 деления, счетчик 57 импульсов иблок 58 задержки. На Аиг. 4 обозначе 25ны инАормационные входы 59, управляющий вход 60, тактовый вход 61, вход62 синхронизации и вход 63 обнуления.Третий - пятый процессоры 4-6 выполнены так же, как и второй процессор 3,Блоки 7,8 и 31 задержки, а такжеблок 58 задержки могут быть выполненыв виде регистров сдвига.Компараторы 9, 10 Аормируют на выходе сигнал. в случае, если аЬ Ь гдеа и Ь - входные коды этих компараторов.Преобразователи 13,29 последовательного кода в параллельный представ ляют собой регистр сдвига с параллельными выходами.Буферные блоки 14,30 памяти реализуются в виде последовательно-параллельного регистра каждый. 45Преобразователи 19, 20 параллельного кода в последовательный выполнены на регистрах сдвига с параллельнойзаписью,Блоки 34, 35 коммутации могут быть 5 Овыполнены в виде наборов элементов И .В основе работы устройства лежитследующее.В кодере цифровое телевизионноеизображение разбивается на неперекрывающиеся группы и соседних наплоскости элементов Х;ТВ-изображения,Дпя каждой кодируемой группы элементов вычисляются четыре переменные: 1пороговый уровень Х =-Хф п фчкод бинарного квантования группы.1 0, если Х;(Х,где ; - код элемента Х,;первый уровень квантования1а= -- ," Х,;ф 1 Ххвторой уровень квантования1 аф:а 1 1Хухугде 1 - число единиц кода бинарногоквантования группы.Переменная Х является среднеарифметическим значением элементов Х кодируемой группы. Переменные ао и атакже представляют собой среднеариАметические значения яркостей элементов, имеювдх ярк эсть Х (Хи ХХсоответственно,В кодере Х, ао и а, кодируютсявосьмиразрядными кодами (при восьми"разрядных Х;), а код бинарного квантования Т представляется и-разряднымкодом.В декодере яркость 1-го декодируелмого элемента Х, определяется по правилуа если С;=д,, а если1На изображениях 1 1 черные участкисоответствуют группам с а Фа, а белые - группам с а=а . Высокая.связность групп с а=а, свидетельствует овысокой совместной вероятности Р (а =И О .аф а а)ф где а.ф а, фзначенйя уровней квантованйя смежныхгрупп. Следствием высокой межгрупповой корреляции является наличие избыточности в циАровом потоке видеоданных, формируемом с помощью кодера прототипа.Объединим пары групп в блоки и обозначим через Ти Т коды бинарногоквантования двух групп в блоке. Послеопределения значений а , а, а, а,с 1 ю яТ и Тв каждом блоке пройзводитсявычисление двух разностеи 6 =а,-ай и й6 =а, -а и нахожпение=тах(К,Ь) .Если 4 =., то осуществляется вычисление и 1 Иа =- - Ха 16-11 3где 1, - число единиц кода Т1Х, - элементы, соответствующиел 1 ф 80а =- :ЕХ; = - =10,8 зэф8 лаДекодируемая группа Х с новыми значениями декодируемых элементов равна10 10 10 1010 10 10 106 6 б бб б б 6Декодируемая группа Х формируется 10такой же, как и в прототипе.Из сравнения декодируемых групп Храссматриваемого устройства и прототипа для рассмотренного выше примеравидно, что они значительно отличаются., Тем не менее, как показали субьективные экспертизы, такое огрубленное восстановление текстурных участков не ведет к большим потерям качества иэображений, Это объясняется 20двумя причинами: во-первых, средняявероятность текстурных участков по ти.повым вещательным изображениям мала,во-вторых, текстура обладает маскирующими свойствами. Глаз малочувствителен.:к искажениям на текстуре, что,по-видимому, можно объяснить первойпричиной,Эксперименты показали, что качество изображений не меняется, если новое ЗОзначение уровня а вычислять по знаочениям.1, равным единице, а значениеа 1 - по значениям с,=0, т.е. первыйуровень может быть получен как по=1, так.ипо с, =0, тогда второй уро вень вычисляется по значению й;=Оили С;=1 соответственно.Работа устройства синхронизируется импульсами со следующими частотамиповторения: тактовая Я - подается на 40вход 23 кодера и 40 декодера; Е ,16на входы 25 и 42; Е /32 - на входы 26и 43; 81 т - на вход 27 (в общем случае на этот вход подаются кадровые истрочные синхроимпульсы); канальная 45Г - на входы 24 и 41 (частота передачи по каналу связи). Кроме того, навход 28 обнуления кодера (входы 62процессоров 3-6) подаются узкие стробы длительностью меньше Й, Формируемые от переднего Аронта имлульсовчастоты Е. /16, служащие для обнулениясчетчиков 57 и регистров 54 в процес-,сорах 3-6.ФУстройство для кодирования и декодирования телевизионного сигнала работает следующим образом.На входы 22 кодера поступает цифровой сигнал телевизионного иэображения. Во входном блоке 1 памяти формируется кодируемая группа иэ 16 элементов, которые один эа одним в параллельном коде поступают на выходы блока 1. Восьмиразрядные коды элементов Х кодируемой группы передаются на входы процессоров 2-4 и блоков 7,8 задержки. В процессоре 2 производится вычисление среднеариАметического значения Хэлементов кодируемой группы, В момент прихода Х регистр 46 сбрасывается в "0" и на сумматоре 45 производится сложение Хс нулем. В момент прихода Х результат сложения Х 1 с нулем, т,е. Х , записывается в регистр 46 и на сумматоре 45 производится сложение Хс Х. Когда на первый вход сумматора 45 приходит Х на втором входе находится сумма ", Х . И, наконец,=по такту Гт, приходящемуся на Хочередной кодируемой группы, происходит16запись , Х в регистр 47, сброс регистра 46 в "0" и повторяется накопление, суммы 16 элементов очередной кодируемой группы. С регистра 47 считываются 8 старших разрядов, т.е. Х =ьХ- Причем регистр 47 тактирует 16ся частотой Г 16, т .е . Х на выходах регистра 47 находится в течение 16 тактов тактовой частоты элементов.1Восьмиразрядный код Х поступает на первые входы компаратора 9, Коды Х, подаются с выходов блока 1 на блок 7, где элементы Х, задерживаются на 16 тактов частоты Г , т.е. на вре-. мя определения Х в процессоре 2, С выходов блока 7 задержки восьмиразрядные коды Х поступают на вторые входы компаратора 9. Если Х;. Х+, сигнал на выходе компаратора 9. равен 1. Этот сигнал представляет собой разряды, которые поступают в преобразователь 13 последовательного кода в параллельный, в процессор 4 и через элемент ПЕ 11 в процессор 3.В процессор 4 передаются элементы Хс выходов блока 1 и задерживаются в блоке 58 на время вычисления Х в процессоре 2, т.е. на 16 тактов Г В момент считывания Хиз блоков 58 на входы блоков 52 и 57 с входа 60 приходит1. В этот же момент времени происходит сброс счетчика 57 и регистра 54 в "0" с входа 63. Если Х,Х, 164 О 6 74т.е. ., ), то блок 52 пропустит на выход вместо Х 1 нуль, Я состояние счетчика 57, равное нулю, не изменится, Если Х)- Х. Т.е. С,1, то на выход блока 5. будетередано Х, а ня выхо. де счетчика 57 будет "1". Таким образом, счетчик 57 считает число единиц кода Т, я сумматор 53 копит сумму элементов Х кото ые не меньше Х Зя такт частоты Г, приходящийся йя1Х 1 (с входа 62), в блоке 56 деления происходит деление с,"мы элементов Х;, которые не меньше Х, на 1 - число единиц Т, т.е. вычисление а . По такту Т, соответствующему Х , значение а записывается в регистр 55, тактируемое частотой й /16, Этой же частотой тактируется запись в буферный блок 14 памяти.1 Аналогичным образом производится1вычисление а =- в, Х в процесо 16 - 1,соре 3.К,сХ25В Олоке 21 вычитания Для каждой кодируемой группы производится вычисление, =Я,-Я, Коды Я Я Д и Т кажцой группы поступают в буферный блок 14 памяти, с помощью которого производится объединение пар кодируемых групп в блок, Запись групп в блок 14 тактируется частотой Г -/16, я считывание из блока 14 - частотой Г /32.т Чя выходе блока 14 в течение такта ЧЯСтоть,з. НЯХОДЯТСЯ КОДЫ ЯО Яи /, 35 Ь и Т двух соседних групп, входя 1 цих в блок, т.е. всего восемь парЯФлелькОных кодов. Колы Ь и Ь первой и в:Орой групп блока соответственно поступают во второй компаратор 10, Сиг.- нал с выходя компяратора 10 является управляющим для блоков 15-18 к .ммута - ции. К выходам блоков 15-17 подключаются коды Я Яи Тр если ЬЬоБлок 8 предназначен для задержки элементов Х двух кодируемых групп на время вычисления ЯО а Т идля каждой группы. В момент тактирования блока 14 частотой Г /32 с выходов блот 50 ка 8 с частотой Ег начинают считыватьнся элементы Х, и Х; двух кодиру-емыхф, И 1 рупп блока. Коды элементов Х, и поступают в блок 18 коммутации, к выИ ходам которого подключается код Х если снгнап ня его управляющем входе55и равен "1", т.е. когда ЬЬ . В этом случае на входь 1 процессоров 5,6 поданются коды Х , Я в преобразователь 20 поступает код Т. С преобразователя 20 разряды с передаются ня вход 60 процессора 6 и через элемент НЕ 12 - на вход 60 процессора 5. В процессорах 5, 6 производится вычисление новых значений ао и а, для второй кодируемойИ игруппы - а и а, Эти коды поступают в преобразователь 19, на другие входы которого передаются коды а, а 1 и Т и записываются ня чястоге Г ./32, а считываются на выход кодера на частоте Г,.Ня вход 39 декодера в последовательном коде поступает пдйровой поток видеоданных, Дпя и=16, при восьмиразрягных кодах ао а, и 16-разрядном коде кодовое слово блока иэ двух групп является 48-разрядньи, Это слово включает по 8 разрядов я , а , я , а ию л ноф ф оф 16 разрядов Т. Кодовое слово блока из преобразователя 29 последовательного кода в параллельный переписывается в буаерный блок 30 памяти с частотой 1 /32, Таким образом, кодовое слово группы находится на выходах блока 30 в течение такта частоты й-г/32, Кодыиа и ао с третьих и четвертых выходов блока 30 поступают в четвертый блок 37, который управляется частотой Е /16. В течение одного такта частоты Е /16 на выходах блока 37 будетта , в течение другого такта - а Аналогичным образом работает третий блок 36 коммутации: когда ня выходах блока 37 находится а , на его выходах находится я. В блоке 30 имеется универсальный регистр, тактируемый частотами Ет/32 и Г ., На частоте 1 /32 код Т записывается в этот регйстр, а на частоте Й - побитно в течение 16 тактов считывается из негот.е, из него считываются разрядыЭти разряды перезаписываются в блок 31 задержки на частоте Г и одног временно поступают в блок 38 коммутации, который управляется частотой й /16. На такт частоты К /32 приходится два такта частоты Е-/16: в первый такт частоты Г /16 к выходу блока 38 подключаются разряды Сс пятого выхода блока 30, во второй такт - те же самые разряды с выхода блока 31 задержки, Тем самым для восстановления обеих групп блока используется один и тот же код Т. Разряд ; поступает в первый блок34 коммутации, а разряд Т , после ин 1649674Вертирования в элементе 32 не - во Второй блок 35. Если Е,"1, на входах блока 33 будет значение а для первойгруппы блока или значение а дпя втоб 5 рой группы блока. Коды на входах блока 33 представляют собой коды элементов декодируемой группы. Если в группы объединяются элементы соседних строк кадра, то блок 33 представляет собой кадровую память. Декодируеиые группы записываются в него, а затем осуществляется "сшивание" целого изображения из этих групп. В случае объединения в группы элементов одной стрс.15 ки блок 33 представляет собой параллельно-последовательный регистр, инАормапия на который поступает на частоте Г , а считывается на частоте 8 й-г.Для п=16 (группы 4 х 4 или 16 х 1) в канал связи для двух кодируемых групп передается кодовое слово из 48 бит, т,е, на 32 элемента приходится 48 бит, пс 1,5 бита на элемент. По сравнению с прототипом затраты бит на элемент 25 изображения уменьшились на 257., При этом как показали эксперименты, уменьшение цифрового потока видеоданных предложенным способом не ведет к заметным потерям качества изоб ражений. Искажения возможны только на текстурных участках изображения, Обладающих гаскируюппии свойствами. Уменьшение потока достигнуто за счет исключения из передачи каждого второ-35 го кода Т, При этом на приемной сто " роне для восстановления двух декодируеиых групп используется один код Т.Формула изобретенияУстройство для кодирования и деко-. дирования телевизионного сигнала, состоящее из кодера и декодера. кодер содержит входной блок памяти, информационные входы которого являются информационными входами кодера, а выходы подключены к соответствующим информационным входам, первого - третьего процессоров, выходы первого процессора соединены с первыми входаии первого ксмпаратора, выход которого через первый этемент 1 Б и непосредственно подклгочен к управляющим вхо" дам соответственно второго и третьего процессоров, первый преобразователь55 параллельного кода в последовательный, Выход которога является выходом коде" ) ра, декодер содержит преобразователь последовательного кода в параллельный,инрормационный вход которого является информационным входом декодера,блок задержки, элемент НЕ, вход ивыход которого подключены к управляющим входам соответственно первого ивторого блоков коммутации, выходы которых соединены с соответствующимиинформациснныии входами выходного блока памяти, выходы которого являю.сявыходами декодера, о т л и ч а ю щ е -е с я тем, что, с целью повышенияинформативности устройства за счетсокращения избыточности кодированчогс сигнала, в кодер введены четвертый и пятый процессоры, блок вычитания, буерный блок памяти, преобразователь последовательного кода В параллельный, второй компаратор, первый -четвертый блоки коммутации, второйпреобразователь параллельного кода впоследовательной второй элемент НЕи первый и второй блоки задержки,информационные вход которых соответственно объединены и подключены к выходам Входного блока паияти, выходыпервого блока задержки соединены с,вторыьа Входами первого компаратсра,информационный вход и выходы преобразоватепя последовательного кода в параллельный подключены к выходу первого компаратора, н первым инд)ориационнымВхоДам бу(Оернсгс блока памяти ВыхОДывторого и третьего процессоров соединены соответственно с вторыми и третьиии инЪормационными входами буферногоблока памяти и с первыми и вторьгмивхсдаин блока вычитания, выходы которого подключены к четвертым инйормацнонгым Бхсдаи буЯерногс блока памяти, первые - шестые выходы которого псдкпп:гены соответственно к первым и втльгм ин)ОрмацОнным входампервого " третьего блоков коммутации, седьмые и восьмые Выхода бу.герного блока памяти соединены с первыми и вторыии входами второго компаратора, выход которого подключен к управляющим вхсдам всех олсксв комиутагнги выходы первого и второго блоков коггмутацгги соединены с первымии вторьпи инормационньмн Вхсдаиипервого преобразователя параллельного кода в последовательный. выходытретьего блока коммутации псдключены к третьим ибормационныи входампервого преобразователя параллельногс кода Б псслечсвательный и инйория 1 649674ционным входам второго преобразователя параллельного кода в последовательный, выход которого через второй элемент НЕ и непосредственно соеди 5 нен с управляющими входами соответственно четвертого и пятого процессоров, выходы которых подключены соответственно к четвертым и пятым информационным входам первого преобразователя гараллельного кода в последовательный, первые и вторые выходы второго блока задержки соединены с одноименными информационными входами четвертого блока коммутации, выходы которого подключены к информационным входам четвертого и пятого процессоров, тактовый вход второго преобразователя параллельного кода в последовательный объединен с тактовьпи входами всех процессоров, блоков задержки и преобразователя последовательного кода в параллельный и является первым тактовым входом кодера, входы синхронизации всех процессоров объединены с первым входом синхронизации буд)ерного блока памяти и являются первым входом синхронизации кодера, вход синхронизации первого преобразователя параллельного кода в последовательный объединен с вторым входом синхро.низации буферного блока памяти и является вторым входом синхронизации кодера, тактовые входы входного блока памяти и первого преобразователя параллельного кода в последовательный являются соответственно третьим входом синхронизации и вторым тактовым входом кодера, вход;.1 обнуления в-.ехпроцессоров объединены и являютсявходом обнуления кодера в декодервведены третий - пятый блоки коьиутации и буферный блок памяти, ин.юрма- .ционные входы которого подключены квыходам преобразователя последовательного кода в параллельньш, тактовыйвход буферного блока памяти объединенс тактовыми входами блока задержкии выходного блока памяти и являетсяпервым тактовым входом декодера, тактовый вход преобразователя последовательного кода в параллельный является вторым тактовым входом декодера,г.ервые - четвертые выходы буферногоблока памяти соединены соответственнос первыми и вторыми информационнымивходами третьего и четвертого блоковкоммутации, выходы которых годключенык информационным входам соответственно первого и второго блоков коммутации, пятый выход буферного блока памяти соединен с первым информационнымвходом пятого блока коммутации и информационным входом блока задержки,выход которого подключен к второмуинформационному входу пятого блокакоммутации, выход которого соединенс входом элемента НЕ, управляющие входы третьего - пятого блоков коммутации объединены и являются первым входом синхронизации декодера, входы син"хронизации буферного блока памяти ивыходного блока памяти являются соответственно вторым и третьим входамисинхронизации декодера.