Устройство для моделирования систем массового обслуживания

,ЯО 79938 20 511 4 С ИТЕТ РЫТИЯ ГОСУДАРС ТВЕН НЫИПО ИЗОБРЕТЕНИЯМ ИПРИ ПНТ СССР ИЗОБРЕТЕН ОПИ ИДЕТЕЛЬСТ АВТОРСТВО(54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЯСИСТЕМ МАССОВОГО ОБСЛУЖИВАНИЯ(57) Изобретение относится к вычислительной технике и может быть использовано при исследовании системмассового обслуживания (СМО). Цельизобретения - повышение точности моделирования, С этой целью в устройство введены триггер установки режима работы, второй генератор заявотретий и четвертый коммутаторы.З ил М,А.Карйлов 219 счетчикизаявок, получивших отказ в обслуживании, первый 20, второй 21, третий 22 и четвертый 23счетчики заявок, получивших отказв обслуживании из-за отказа канала,первые 24 и вторые 25 реверсивныесчетчики длины очереди, счетчики26, 27 заявок,Коммутаторы заявок 5, 6 содержатпервый 28 и третий 29 элементы ИЛИ,первый 30 и третий 31 элементы запрета, второй 32 и четвертый 33элементы ИЛИ, второй 34 и четвертый35 элементы И, четвертый 36 и второй 37 элементы запрета, шестой 38,пятый 39, первый 40 и третий 41 элсменты И.Блок определканалов содержи42, элемент И 4Блок моделиржит второй элемэлеменг 46 заде47 запрета, третвый элемент И 4чик 50, дешиФра(56) Авторское свидетельство СССР9 1108459, кл, С 06 Р 15/20, 1982Авторское свидетельство СССРВ 1275466, кл, С 06 Р 15/20, 1985 Изобретение относится к вычислительной технике и может быть использовано при исследовании система массового обслуживания.Целью изобретения является повышение точности моделирования.На Фиг,1 приведена схема устройства; на Аиг,2 - схема первого коммутатора заявок, первого блока моделирования очереди и первого блокаопределения числа занятых каналов;на фиг,З - схема блока случайнойвременной задержки,Устройство содержит первый 1 ивторой 2 генераторы заявок, первый3 и третий 4 вероятностные коммутаторы, первый 5 и второй 6 коммутаторы заявок, первый 7 и второй 8блоки случайной временной задержки,второй 9 и четвертый 10 вероятностные коммутаторы, первый 11 и второй 12 блоки определения числа занятых каналов, первый 13 и второй 14блоки моделирования очереди, триггер 15 установки режима, первый 16,второй 17, третий 18 и четвертый ения числа занятыхт реверсивный счетчик3 и элемент ИЛИ 44,ования очереди содерент И 45, второйржки, первый элементий элемент И 48, пер 9, реверсивный счеттор 51, группу эле1479938 ставитель В.Фукалхред А.Кравчук орректор М Самборск дактор ткин Тираж 66 Подписн тк ниям ая н оизводственно в издательск комбинат "Патент", г. Ужгород, ул. Га рина, 1 О 1 Заказ 2544/47ВНИИПИ Государственн1130 о комитета п Москва, Жизобре Раувтиям при ГКНТ СССР4/5и."нтов И 52, регистр сдвига 53, перый 54 и второй 55 элементы задержки, первый 56 и второй 57 элементы ИЛИ.Блок случайной временной задержкн содержит каналы задержки 58, узлы 59 запуска каналов задержки.Каждый канал задержки содержит первый элемент И 60, генератор 61 отходов, второй элемент И 62, первый 63 и второй 64 элементы случайной задержки, шестой 65 и седьмой 66 элементы И, триггеры 7-69, четвертый 70 и третий 71 элементы И, первый 72 и третий 73 элементы ИЛИ, пятый элемент И 74, элемент 75 запрета, восьмой элемент И 76, третий элемент 77 задержки.Каждый узел запуска каналов задержки состоит из элемента ИЛИ-НЕ 78 элемента НЕ 79 и элемента ИЛИ, 80,В состав блоков 7, 8 входят также первый 81 - шестой 86 элементы ИЛИ. Блоки 7, 8 работают следующим об разом.В исходном состоянии триггеры 69 и 67 всех каналов находятся в единичном состоянии. При этом триггеры 69 обеспечивают наличие нулевых потенциалов на выходах элементов ИЛИ-НЕ 78 каналов с номерами, большими или равными номеру триггера 69. Для открытия каждого из элементов И 60 и 62 требуется единичный потенциал с выхода соответствующего элемента ИЛИ-НЕ 78, Следовательно, если свободен один из каналов, то исключается возможность, прохождения импульса, имитирующего поступление заявки на входы каналов с большими номерами. Импульс, но" ступивший на вход блока 7, через открытый элемент И 60 первого канала 58, через элемент ИЛИ 73 прой- дет на нулевой вход триггера 69 и непосредственно с выхода элемента И 60 на вход элемента 63 (64) слу,чайной задержки до тех пор, пока этот импульс не появится на выходе элемента задержки 63 (64), триггер 69 первого канала будет находиться в нулевом состоянии и открытым окажется лишь элемент И 66 (62) второго канала. При поступлении следующего импульса он поступит на вход элемента задержки 63 (64) и уста 5 10 15 20 25 ЗО 35 40 45 50 55 новит в нулевое состояние соответствующий триггер 69, и так далее,Импульс с элемента задержки 63 (64), появившийся на выходе через время, равное случайной длительности обслуживания, проходя через открытый (так как триггер 67 в единичном состоянии) элемент И 65 (66), элементИЛИ 72, установит соответствующий триггер 69 в единичное состояние и одновременно с выхода элемента И 65 (бб) через элемент ИЛИ 82 (83) поступит на второй (третий) выход блока случайных временных задержек.Импульс генератора 61, имитирующий случайный поток отказов канала, проходит на вход элемента задержки 77, имитирующего процесс восстановления канала, через элемент ИЛИ 73 на нулевой вход триггера 69, имитируя занятие канала, на нулевой вход триггера 67 и на вход элемента И 70, и если канал не занимался обслуживанием (триггер 69 находился в единичном состоянии), то элемент И 74 открыт и импульс с генератора проходит через элемент ИЛИ 81 на первый выход блока случайных временных задержек и сигнализирует о занятии канала. Если же канал был занят обслуживанием (триггер 69 в нулевом состоянии), то открыт элемент И 70 и импульс генератора 61 поступает на входы элемента И 76 и элемента запрета 75, одновременно поступает импульс от элемента И 71, если триггер 68 находится в единичном состоянии. Тогда через элемент И 76 и элемент ИЛИ сигнал появится на выходе блока случайных временных задержек, что имитирует отказ в обслуживании .заявки второго типа изза отказа в канале. Если триггер 68 находится и нулевом состоянии, то на выходе элемента И 71 будет ноль, он открывает элемент запрета 75 и импульс с элемента И 70 через элемент ИЛИ 84 поступает на выход блока 7 случайных временных задержек, имитируя отказ заявке первого типа из-за отказа в канале, Исходное состояние триггера 68 нулевое. Триггер 68 устанавливается в единичное состояние импульсом с выхода элемента И 62, имитирующего начало обслуживания заявки второго типа, а сбрасывается в нулевое со79938 6дет на счетчик 16 (17) числа заявок, получивших отказ в обслуживании. Ес 14 45 50 55 стояние импульсом с выхода элемента случайной временной задержки, сви,детельствующего о том, что заявкавторого типа обслужилась,В этом случае импульс, появившийся на выходе элемента 63 (64) случайной задержки, не сможет пройти навыход блока случайной временной задержки из-за нулевого состояния триггера 67, Для исключения появленияложного импульса на выходе элемента63 (64) после восстановления каналавеличина задержки сигнала в элементе 77 должна быть значительно больше задержки в элементе 63 (64),Импульс на выходе элемента задержки 77, появившийся через случайное время, равное случайной длительности восстановления канала,поступает на единичный вход триггера69 и вместе с тем через элемент И 5 П:86 на выход блока 7 случайных временных задержек, имитируя тем самымвосстановление канала обслуживания.Остальные каналы работают аналогичноБлоки 5, 6, 11, 12, 13, 14 работают следующим образом.Импульс от генератора заявок 1(2), или от вероятностных коммутаторов 9, 10, или с открытого элементаИ 39 (38) поступает на элемент ИЛИ28 (29),с выхода которого он поступает на входы элементов запрета 30(31) и И 40 (41), если есть свобод"ные каналы, то есть на выходе блока11 сигнал нулевого уровня, импульсчерез открытый элемент запрета 30(31) поступает на входы элементовИЛИ 32 (33) и ИЛИ 44. С выхода элемента 44 сигнал поступает на суммирующий вход реверсивного счетчика42 числа занятых каналов. Если все каналы заняты, на выходе элемента И 43 устанавливается сигнал единичного уровня, закрываются элементы запрета 30 и 31 и открываются элементы И 40 и 41.Следующий импульс с генератора 1 (2) через элемент ИЛИ 28 (29) поступает на открытый элемент И 40 (41), с выхода которого попадает на первый вход элементов И 34 (35) и запрета 37 (36). Если очсредь переполнена, то на вторые входы элементов И 34 и 35 и запрета 36 и 37 ,с выхода элемента И 49 поступит сигнал единичного уровня и откроет эле-, менты И 34 и 35, Тогда импульс пой 5 10 15 20 25 30 35 40 ли очередь не переполнена, то на выходы элемента И 49 устанавливаетсясигнал нулевого уровня и импульсчерез открытый элемент запрета 37(36) с выхода элементов И 40 (41)поступает на суммирующий вход реверсивного счетчика 24 (25) числа заявок в очереди одного типа, а такжена выход элемента ИЛИ 57, с выходакоторого импульс поступает на суммирующий вход реверсивного счетчика50 общего количества заявок в очереди С выхода элемента И 37 импульспоступает на элемент 55 задержки,время задержки которого равно времени изменения содержимого счетчика 50 на единицу плюс время изменения выхода дешифратора, на которомустанавливается единичный сигнал, Попрошествии этого времени с выходаэлемента 55 задержки на вход сборкивентилей элементов И 52 поступаетстроб разрешения записи, который разрешает запись единицы в разряд регистра 53 с номером, равным количеству заявок в очереди,В случае, если заявка второго типа поступает на вход элемента ИЛИ29, то запись единицы не происходити в разрчде с номером, равным числузаявок в очереди, остается храниться ноль. Сигнал с первого выходаблока 7 случайных временных задержек, означающий, что в одном из каналов произошел отказ, поступает через элемент ИЛИ 44 на суммирующийвход реверсивного счетчика 42 числазанятых каналов,Сигналы с второго и третьего выхода блока 7 (8) случайных временных задержек, означающие, что обслужилась заявка первого или второго типа соответственно, через вероятностные коммутаторы с вероятностью(1-р) поступает на коммутатор 6.Выходы коммутаторов 34 соединены с входами элемента ИЛИ 56. Если очереди нет и на первом выходе дешифратора 51 сигнал единичного уровня,который открывает элемент И 48 и закрывает элемечт запрета 47, то импульс с выхода элемента ИЛИ 46 через элемент И 48 поступает на вычиг.тающий вход реверсивного счетчика39, что свидетельствует о том чтоУ один канал освободился. Если есть оче9938 7 147 редь, то открьгг элемент запрета 47 и закрыт элемент И 48. Тогда импульс с выхода блока 56 поступает на вычитающий вход реверсивного счетчика 50, на вход сдвига регистра 53 и на вход элемента задержки 43. После того как в регистре 53 произойдет сдвиг, на элементы И 45 и запрета 46 будет подаваться сигнал единично" го уровня, если подошла очередь заявки второго типа. С элемента за- держки 54 импульс проходит через открытый элемент запрета, если заявка второго типа. Таким образом, сигнал на выходе элемента И 45 означает, что из очереди выбрали заявку первого типа, а сигнал на выходе элемента запрета 46 означает, что из очереди выбрали заявку второго типа. Импульс с элемента И 45 поступает , на элемент ИЛИ 32 (33), с которого поступает на вход блока 7 случайных временных задержек.Триггер 15 управляет работой зле ментов И таким образом, что заявки, прерванные в обслуживании, повторно поступают в вероятностный коммутатор.Вероятностные характеристики системы определяются по показаниямсчетчиков. формула изобретения 1. Устройство для моделирования систем массового обслуживания, содержащее первый генератор заявок, первый и второй блоки случайной временной задержки, первый и второй ве,роятностные коммутаторы, первый и .Второй блоки моделирования очереди, каждый из которых состоит из реверсивного счетчика, двух элементов ИЛИ и двух элементов И, два блока определения числа занятых каналов, каждый из которых содержит элемент ИЛИ,реверсивный счетчик и элемент И, входы которого соединены соответственно с разрядными выходами реверсивного счетчика, первый и второй коммутаторы заявок, каждый из которых содержит первый и второй элементы ИЛИ, первый и второй элементы И, первый и второй элементы запрета, выход первого генератора заявок соединен с первым входом первого элемента ИЛИ первого коммутатора заявок, выход первого элемента ИЛИ в каждом коммутаторе заявок соединен с информационным входом пер 5 10 15 20 25 30 35 40 45 50 55 вого элемента запрета и первым входом первого элемента И, выход которого подключен к информационному входувторого элемента запрета и первомувходу второго элемента И своегокоммутатора заявок, управляющий входвторого элемента запрета и второйвход второго элемента И в каждом коммутаторе заявок объединены и подключены к выходу первого элемента Исоответственно первого и второго блоков моделирования очереди, входы пер-вого элемента И в каждом блоке моделирования очереди соединены соответственно с разрядными выходами реверсивного,счетчика своего блока моделирования очереди, в каждом коммутаторе заявок выход первого элемента запрета подключен к первому входу второго элемента ИЛИ своего коммутатора заявок, второй вход второго элемента ИЛИ первого и второгокоммутаторов заявок подключен к выходу второго элемента И соответственно первого и второго блоков моделирования очереди, выходы вторых элементов ИЛИ первого и второго коммутаторов заявок подключены к первыминформационным входам соответственно первого и второго блоков случайной временной задержки, первые выходы обслуженных заявок первого ивторого, блоков случайной временнойзадержки соединены с входами соответственно первого и второго вероятностных коммутаторов, первый и второй информационные выходы первоговероятностного коммутатора соединенысоответственно с входами первогоэлемента ИЛИ первого блока моделирования очереди, а первый и второй информационные выходы второго вероятностного коммутатора соединены соответственно с входами первого элемента ИЛИ второго блока моделированияочереди, в каждом блоке определениячисла занятых каналов выход элемента ИЛИ подключен к суммирующему входу реверсивного счетчика, управляющий вход первого элемента запретаи второй вход первого элемента И впервом и втором коммутаторе заявокобъединены и подключены к выходу элемента И соответственно первого ивторого блоков определения числазанятых каналов, о т л и ч а ю щ ее с я тем, что, с целью повышенияточности моделирования, оно дополнительно содержит триггер установки50 9 14799режима работы, второй генератор заявок и третий и четвертый вероятностные коммутаторы, а каждый коммутатор заявок дополнительно включаетс третьего по шестой элементы И,5второй и третий элементы ИЛИ, третийи четвертый элементы запрета, каждый блок моделирования очереди дополнительно содержит третий элементИ, группу элементов И, первый и второй элементы запрета, два элемента задержки, дешифратор и регистрсдвига, причем выход второго генератора заявок подключен к первому входу третьего элемента ИЛИ первого коммутатора заявок, в каждом коммутаторе заявок выход третьего элементаИЛИ соединен с первым входом третьего элемента И и информационным входом третьего элемента запрета, выходкоторого подключен к первому входучетвертого элемента ИЛИ, выход третьего элемента И подключен к первомувходу четвертого элемента И и информационному входу четвертого элемента запрета, выходы пятого и шестогоэлементов И соединены с вторыми входами соответственно первого и третьего элементов, ИЛИ, первые входы пятыхи шестых элементов И обоих коммутаторов заявок объединены и подключенык прямому выходу триггера установкирежима работы устройства, входы которого являются установочными входамиустройства, в каждом блоке моделирования очереди выход первого элемента ИЛИ соединен с информационнымвходом первого элемента запрета ипервым входом третьего элемента И,40второй вход коорого и управляющийвход первого элемента запрета объединены и подключены к первому выходу дешифратора, остальные выходыкоторого соединены с первыми входами элементов И группы соответст 45венно, выходы которых подключенысоответственно к разрядным входам регистра сдвига, сдвигающий вход которого, вычитающий вход реверсивногосчетчика и вход первого элементазадержки подключены к выходу первогоэлемента запрета, а выход первогоэлемента задержки соединен с первымвходом второго элемента И и информационным входом второго элемента запрета, управляющий вход которого ивторой вход второго элемента И подключены к выходу последнего разряда 1 Орегистра сдвига, выход второго элемента задержки соединен с вторыми входами элементов И группы, а выход второго элемента ИЛИ подключен к суммирующему входу реверсивного счетчика, разрядные выходы которого соединены соответственно с входами дешифратора,выходы четвертого элемента запрета первого и второго коммутатора заявок соединены с первыми входами вторых элементов ИЛИ соответственно первого и второго блоков моделирования очереди, вторые входы вторых элементов ИЛИ которых подключены-к выходам вторых элементов запрета соответственно первого и второго коммутаторов заявок, входы вторых элементов задержки первого и второго блоков моделирования очереди соединены с выходами вторых элементов запрета соответственно первого и второго коммутаторов заявок, выходы чет- вертых элементов И первого и второго коммутаторов заявок являются соответственно первым и вторым выходами заявок, не принятых к обслуживанию, а выходы вторых элементов И первого и второго коммутаторов заявок являются соответственно третьим и четвертым выходами заявок, не принятых к обслуживанию устройства, выходы вторых элементов запрета первого и второго блоков моделирования очереди соединены с вторыми входами четвертых элементов ИЛИ соответственно первого и второго комммутаторов заявок, выходы четвертых элементов ИЛИ первого и второго коммутаторов заявок соединены с вторыми информацион" ными входами соответственно первого и второго блоков случайной временной задержки, выходы сигналов отказов которых подключены к первым входам элементов ИЛИ соответственно первого и второго блоков определения числа занятых каналов, вторые входы элементов ИЛИ которых соединены с выходами первых элементов запрета соответственно первого и второго коммутаторов заявок, выходы третьих элементов запрета которых соединены с третьими входами элементов ИЛИ со" ответственно первого и второго блоков определения числа занятых каналов, вычитающие входы реверсивных счетчиков импульсов которых подключены к выходам третьих элементов И соответственно первого и второго бло 1 147 ков моделирования очереди, вторые выходы обслуженных заявок первого и второго блоков случайной временной задержки соединены с входамн соответственно третьего и четвертого вероятностных коммутаторов, первый и второй выходы третьего вероятностного коммутатора подключены соответственно к третьему и четвертому входам первого блока моделирования очереди, а первый и второй выходы четвертого вероятностного коммутатора подключены соответственно к третьему и четвертому входам первого элемента ИЛИ второго блока моделирования очереди, выходы сигналов вос" становления первого и второго блоков случайной временной задержки соединены с пятыми входами первых элементов ИЛИ соответственно первого и второго блоков моделирования очереди, первые выходы прерванных в обслуживании заявок первого и второго блоков случайной временной задержки соединены с вторыми входами пятых элементов И соответственно первого и второго коммутаторов заявок, а вторые выходы прерванных в обслуживании заявок первого и второго блоков случайной задержки соединены с вторыми входами шестых элеменЬтов И соответственно первого и второго коммутаторов заявок, выход элемента И первого блока определения числа занятых каналов соединен с управляющим входом третьего элемента запрета и вторым входам третьего элемента И первого коммутатора заявок, а выход элемента И второго блока опреления числа занятых каналов подключен к управляющему входу третьего элемента запрета и второму входу третьего элемента И вто-, рого коммутатора заявок, в первом и втором коммутаторах заявок вторые входы четвертых элементов И и управляющие входы четвертых элементов запрета объединены и подключены к выходам первых элементов И соответственно первого и второго блоков моделирования очереди, первые выходы первого и третьего вероятностных коммутаторов соединены соответственно с вторыми входами первого и третьего элементов ИЛИ второго коммутатора заявок, а .первые выходы второго и четвертого вероятностных коммутаторов соединены соответственно с вторы 993812ми входами первого и третьего элементов ИЛИ первого коммутатора заявок.2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок случайнойвременной задержки содержит шестьэлементов ИЛИ, выходы которых являются соответственно с первого по шестой выходами блока, М каналов задержки и (М) узлов запуска каналовзадержки, каждый канал задержки включает восемь элементов И, элемент запрета, два элемента ИЛИ, три триггера, три элемента случайной задержкии генератор отказов, в каждом ка-,нале задержки выходы первого и второго элементов ИЛИ канала задержки соединены соответственно с единичными нулевым входами первого триггера,выход первого элемента И подключенк первому входу второго элементаИЛИ и входу первого элемента случай"ной задержки, выход второго элемен та И подключен к второму входу второго элемента ИЛИ, входу второгоэлемента случайной задержки, к единичному входу второго триггера, выход генератора отказов соединен свходом третьего элемента случайнойвременной задержки и с первыми входами третьего, четвертого и пятогоэлементов И с нулевым входом третьего триггера, выход третьего элемента.случайной задержки подключен к первому входу первого элемента ИЛИ и кединичному входу третьего триггера,прямой выход первого триггера соединен с втОрым входом пятого элемента 40И, второй вход четвертого элементаИ соединен с инверсным выходом первого триггера, выход первого элемента случайной задержки подключен кпервому входу шестого элемента И,выход второго элемента случайной за держки подключен к первому входуседьмого элемента И, прямой выходтретьего триггера подключен к вторымвходам шестого элемента И, выход второго элемента случайной задержки под О ключен к первому входу седьмого элемента И, прямой выход третьего триггера подключен к вторым входам шестого и седьмого элементов И, выход второго элемента случайной за держки подключен к нулевому входувторого триггера, прямой выход которого соединен с вторым входом третьего элемента И, выход которого3 147 соединен с первым входом восьмогоэлемента И и управляющим входом эле-;мента запрета, информационный входкоторого и второй вход восьмого элемента И подключены к выходу четвертого элемента И, выходы шестого иседьмого элементов И соединены соответственно с вторым и третьим входамипервого элемента ИЛИ, прямой выходпервого триггера первого канала задержки соединен с вторыми входамипервого и второго элементов И своего канала задержки, узел запускаканалов задержки содержит элементИЛИ, элемент ИЛИ-НЕ и элемент НЕ,выход которого соединен с первым входом элемента ИЛИ-НЕ, выходы пятыхэлементов И каналов задержки соединены соответственно с входами первого элемента ИЛИ блока, выход которого является выходом сигналовотказов блока, выходы шестых элементов И каналов задержки соединены соответственно с входами второго элемента ИЛИ блока, выход которого является первым выходом обслуженныхзаявок блока, выходы седьмых элементов И каналов задержки соединенысоответственно с входами третьегоэлемента ИЛИ блока, выход которогоявляется вторым выходом обслуженныхзаявок блока, выходы восьмых элементов И каналов задержки соединены соответственно с входами четвертогоэлемента ИЛИ блока, выход которогоявляется первым выходом прерванных в обслуживании заявок, выходыэлементов запрета каналов задержкисоединены соответственно с входамипятого элемента ИЛИ блока, выход которого является вторым выходом прер 9938 34ванных в обслуживании заявок, выходы третьих элементов случайной задержки всех каналов задержки соединены соответственно с входами шестого элемента ИЛИ блока, выход которого является выходом сигналов восстановления блока, вторые входыпервых элементов И каналов задержкиобъединены и являются первым информационным входом блока, вторые входывторых элементов И всех каналов задержки объединены и являются вторыминформационным входом блока, прямойвыход первого триггера первого канала задержки соединен с вторым вхо"дом элемента ИЛИ-НЕ и первым входомэлемента ИЛИ первого узла запуска канала задержки, грямой выход первого 20триггера К-го канала задержки (К == 2М) подключен к входу элемента НЕ и второму входу элементаИЛИ (К)-го узла запуска канала задержки, прямой выход первого триггера М-го канала задержки подключенк входу элемента НЕ (Г 1-1)-го узлазапуска канала задержки, выход элемента ИЛИ .(К)-го узла запускаканала задержки соединен с .вторымвходом элемента ИЛИ-НЕ и первым входом элемента ИЛИ К-го узла запускаканала задержки, выход элемента ИЛИ(М)-го узла запуска канала задержки соединен с входом элемента ИЛИ-ЗЕ(М)-го узла запуска канала задержк З 5 соединен с входом элемента ИЛИ-НЕ(м)-го узла запуска канала задержки, выход элемента ИЛИ-НЕ (К)-гоузла запуска канала задержки подключен к первым входам первого и второго элементов И К-го канала задержки.