Система управления технологическими комплексами

(21) 38749 (22) 22.03 (46) 23.10 (71) Минск 88. Бюп, У 3 й радиотехни ский инсти ский, О.В.Герма т быть ии распрея технологи- изобретей способе эфтв г"ф 4 рФ В 1 СОЮЗ СОВЕТСНИХ. р, .".:. СОЦИАЛИСТИЧЕСНИ=-.ы РЕСПУБЛИК ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ(54) СИСТЕМА УПРАВЛЕНИЯ ТЕХНОЛЧЕСКИМИ КОМПЛЕКСАМИ(57) Изобретение относитсяматическому управлению и миспользовано при построен деленных систем управлеческими комплексами. Целния - повышение пропуск ности линии связи за счет уменьшениявремени ожидания передачи для каждого локального устройства управления,Система управления технологическимикомплексами содержит И локальныхустройств управления, линию связи,Б устройств связи с объектом и устЯО 1432 роиство начального обмена приоритетами. Локальное устройство управления посредством устройства связи собъектом осуществляет управлениетехнологическим объектом, отображение получаемой информации, взаимодействие с аналогичными устройствамиуправления, Обмен информацией междуотдельными локальными устройствамиуправления, осуществляется в соответствии с системой динамических приоритетов. Текущее значение приоритетаинформации зависит от вРемени ожидания передачи, начального поиоритетаинформации и приоритета данного локального устройства управления. Доступ к линии связи получает локальноеустройство управления с наивысшим вданный момент времени приоритетоминформации, Устройство начального .обмена является инициатором началаобмена между локальными устройствами управления. Изобретение обеспечивает высокую гибкость обмена информацией в системе и повышенифектинности использования средсканала связи, 3 з,п. ф-лы, 5 ил1 табл.1432559 останитель А.Лишанскийехред М,Дидык Корректор И.М аказ 5444/4 аж 704 исное ВНИИПИ Государств по делам изобр 035, Москва, Ждира ическо Редактор О.Юрковецк Производственно-пол нного комитета СССРтений и открытийРаушская наб., д. тие, г, Ужгород, ул, Проектпа1432559Изобретение относится к автоматическому управлению и может . быть использовано при построении распределенных систем управления технологи.ческими комплексами.Целью изобретения является повышение пропускной способности линийсвязи за счет уменьшения времени ожидания передачи. для каждого локального 10устройства управления,На Фиг, 1 приведена структурнаясхема промышленной системы управления; на фиг. 2 - структурная схемалокального устройства, на фиг, 3 -форматы сообщений, на фиг. 4 - структурная схема блока управления, наФиг. 5 - структурная схема устройства начального обмена приоритета.Система управления содержит локальные устройства 1, -1 ц управления,линию 2 связи, устройства 31-3 связи с объектом и устройство 4 начального обмена приоритетами.Локальное устройство 1; управлепня содержит (фиг. 2) центральный, процессор 5, блок 6 памяти, блок 7ввода-вывода, интерфейсный блок 8,системную шину 9, блок 10 управления,дешиФратор 11., второй блок 12 памяти, первый счетчик 13 импульсов, шифратор 14, коммутатор 15, второй счетчик 16 импульсов, третий блок 17памяти, первый преобразователь 18кодов, П-триггер 19, элемент И 20,приемопередатчик 21, второй преобра 35зователь 22 кодов и входы-выходы 2334 блоков устройства.Блок управления (Фиг. 4) содержитпервый одновибратор 35, первый 36 ивторой 37 узлы сравнения дешифратор38, первый элемент И 39, первый 0 триггер 40, второй элемент И 41, вто.рой одновибратор 42, инвертор 43,третий элемент 44, первый таймер 45,первый КЯ-триггер 46, первый элементИЛИ 47, счетчик 48 импульсов, второйтаймер 49, второй элемент ИЛИ 50,второй КЯ-триггер 51 и узел 52 начальной установки.Устройство начального обмена приоритетами содержит элемент 53 запуска(интегрирующая КС-цепочка), элементНЕ 54, сдвиговый регистр 55, первый56 и второй 57 блоки постоянной памяти, первый элемент ИЛИ 58, первыйэлемент И 59, второй элемент И 60,второй элемент ИЛИ 61, преобразователь62 кодов и передатчик 63.тет д,"нных. Очередной цикл обменаприоритетами начинается после передачи подтверждения приема устройствомприемником либо через фиксированныйпромежуток времени (С) после окончания предыдущего цикла обмена, еслиподтверждение не будет передано, Втечение цикла обмена приоритетамикаждому устройству 1; управления выделяется отрезок времени , когдаоно может передать сообщения с текущим значением приоритета подготовленных данных (формат сообщения приведен на фиг. Зв). Каждое устройство 151, во время цикла обмена производитсравнение собственного приоритетас приоритетом других устройств 1 иесли его приоритет является наиболь.шим, то данное устройство 1 можетначать передачу данных по окончаниицикла обмена. Устройства 11, не получившие право передачи, увеличиваюттекущее значение поиоритета, Текущийприоритет данных выбирается из множества допустимых значений приоритетов, устанавливаемого для каждогоустройства 1 . Отсутствию подготовленных для передачи данных соответствует нулевой приоритет, общий для всех 30устройств 1, С целью исключения конфликтных ситуаций множества допустимыхзначений приоритетов различных устройств 1; не должны иметь общих элементов.Таким образом, в системе возможнытри типа сообщения: "Данные", "Подтверждение", "Приоритет", Первый блоксообщения является служебным и несетинформацию о типе сообщения, адресе 40устройства-источника, устройства-приемника, приоритета, последний - блококончания, общий для всех типов сообщений,Локальное устройство 1 управления 45посредством устройства 3, связи собъектом осуществляет управление технологическим объектом, обработку иотображение получаемой информации,взаимодействие с аналогичньпч устройствами 1," управления (фиг. 2).. Центральный процессор 5 предназна-чен для выполнения операций в соответствии с программой, хранимой вблоке 6 памяти. Блок 6 предназначендля хранения команд, констант и промежуточных данных. В качестве центрального процессора 5 и блока 6 памяти могут быть использованы, например,соответствующие модули, входящие всостав микро-ЭВМ "Электроника 60".Блок 7 ввода-вывода (периферийноеоборудование) обеспечивает возможность контроля и оперативного воздействия на объект управления, хранения больших массивов информации,отображение состояния объекта ипр,В его состав могут входить, например,накопитель на гибких магнитных дисках, дисплей, ЭПМ и другие с соответствующими схемами сопряжения,обеспечивающими их совместную работус микро-ЭВМ "Электроника 60",Системная шина 9 представляет собой совокупность линий, обеспечивающих прохождение информации междуотдельными подключенными к ней устройствами.Интерфейсный блок 8 обеспечиваетцентральному процессору 5 возможность обмена информацией с вторым 12и третьим 17 блоками памяти и первымсчетчиком 13 импульсов. Кроме того,интерфейсный блок 8 обеспечиваетцентральному процессору 5 ввод двухдискретных сигналов на первом и втором входах в режиме программногообмена либо по прерыванию.Блок 10 управления осуществляетуправление обменом информацией с другимк локальными устройствами 1 упр авления .Дешифратор 11 формирует на выходе разрешающий уровень нри поступлении на ег 8 вход блока окончаниясообщения. Он может быть реализованна ИМС К 155 ЛЛЗ.Второй блок 12 памяти предназначен для хранения принятого сообщенияи выдачи служебного блока принятогосообщения в блок 10 управления. Принятое сообщение может быть считаноцентральным процессором 5.После принятия всего сообщенияего служебный блок выдается на выходе блока 12 памяти.Первый счетчик 13 импульсов предназначен для хранения числа, соответствующего текущему значению приоритета данного локального устройства 1управления.Коммутатор 15 обеспечивает прохождение на первый вход второго счетчика 16 импульсов кода с выхода первого счетчика 13 импульсов при наличииразрешающего уровня на соответствующем входе коммутатора 15 и с первого1432 5выхода шифратора 14 при наличии раз-,решающего уровня на входе коммутатора 15.Третий блок 17 памяти предназна 5чен для хранения данных, подготавливаемых для передачи, и формированиясообщений в соответствии с форматами (фиг, 3),Шифратор 14 по сигналам с выходовблока 10 управления управляет работой коммутатора 15 и второго счетчика 16 импульсов согласно таблице,Преобразователь 18 кодов обеспечивает преобразование параллельного кода, поступающего на первый вход, впоследовательный для передачи в линиюсвязи, помехоустойчивое кодированиеинформации и формирование синхронизирующего сигнала, предшествующегокаждому передаваемому блоку сообщения,Второй преобразователь 22 кодовосуществляет декодирование очередного блока сообщения и выдачу его впараллельном коде на вход второгоблока 12 памяти.Приемопередатчик 21 обеспечиваетпреобразование информации для переда- ЗОчи по линии 2 связи, а также приеми преобразование сигналов, поступающих с линии 2 связи. Конкретная реализация приемопередатчика 21 зависитот типа используемой линии связи,необходимой дальности и достовернос"35ти передачи и т.д.Линия 2 связи обеспечивает прохождение сигналов между отдельнымиустройствами 1 управления. В качест 40ве линии связи может быть использовансветовод, коаксиальный кабель, витаяпара проводов и др.Устройства 3, связи с объектомобеспечивают обмен аналоговой и45цифровой информации с объектом управ-ления по командам локального устройства 1; управления. В качестве устройств 3; связи с объектом могутбыть использованы Функциональные блоки систем 1 АСВТ-И, СИЭВИ, КАМАК идр50Устройство 4 начального обменаприоритетами является инициатором .первого цикла обмена приоритетами.После подачи напряжения питания устройство 4 передает сообщение в соот-55ветствии с форматом (фиг. Зб)Привключении напряжения питания импульсс выхода элемента НЕ 54 производит 559 6запись единицы в младший разряд регистра 55 сдвига, Уровень логической единицы с первого выхода регистра 55 через элемент ИЛИ 58 поступает на второй вход преобразователя 62 кодов и разрешает прохождение на первый вход преобразователя 62 кода с выхода блока 56 постоянной памяти. Содержимым блока 56 постоянной памяти является код, соответствующий формату служебного блока (фиг. Зб). Служебный блок с первого выхода преобразователя 62 через передатчик 63 поступает в линию связи,Окончив передачу, преобразователь 62 устанавливает на втором выходе уровень логической единицы. При этом на втором выходе регистра 55 появляется высокий уровень, а на первом - низкий, На вход преобразователя 62 поступает код с выхода блока 57 постоянной памяти, соответствующий формату блока окончания, Преобразователь 62 кодов и передатчик 63 аналогичны соответственно преобразователю 18 и приемопередатчику 21Работу системы рассмотрим на при" мере функционирования локального устройства 1 управления;При включении напряжения питания импульс с выхода узла 52 начальной установки переводит КБ-триггер 51 в единичное состояние. При этом происходят установка триггеров 46 и 40 и сброс счетчика 48. Кроме того, центральный процессор 5 сигналом на линии и 11Сброс устанавливает в исходное положение второй 12 и третий 17 блоки памяти и сбрасывает счетчик 13. В этом состоянии устройство 1; находится до тех пор, пока не будет принято первое сообщение типа "Подтверждение". Это сообщение формирует и передает в линию 2 связи устройство 4 начального обмена. О приеме данного сообщения свидетельствует высокий уровень на выходе дешифратора 38, который переводит КБ-триггер 46 в нулевое состояние, Уровень логической единицы с инверсного выхода КЯ-триггера 51 разрешает работу таймера45. Это является началом первого цикла обмена приоритетами. Появление высокого уровня на первом таймере 45указывает момент времени, когда данное устройство 1 управления должнопередать сообщение с текущим значением приоритета подготовленных для пе 143559редачи данных. При появлении высокогоуровня на первом выходе таймера 45уровни логической единицы с выходов27 и 29 шифратора 14 разрешают запись информации с выхода счетчика 13 всчетчик 16. Кроме того, устанавливается Р-триггер 19, На первый выходблока 17 памяти поступает служебныйблок приоритетного сообщения (Фиг.3 в)10 со значением приоритета, определяемым текущим состоянием счетчика 13. При появлении высокого уровня на втором входе преобразователь 18 кодов снимает уровень логической единицы с первого выхода и начинает преобразование блока, поступившего на первый вход. Значение счетчика 16 увеличивается, на единицу, на первый выход блока 17 памяти поступает блок окон чания, а на второй выход - уровень логического нуля. По окончании преобразования первого блока преобразователь 18 кодов устанавливает на первом выходе уровень логической едини цы, который через элемент И 20 поступает на его второй вход. Преобразователь 18 начинает обработку очередного блока (блока окончания) и устанавливает на первом выходе уровень логического нуля. При этом значение счетчика 16 увеличивастся на единицу, на втором выходе блока 17 памяти появляется уровень логической единицы, который переводит Р-триггер 19 в нулевое состояние. Таким образом, при появлении логической единицы на пятом выходе блока 10 управления в линию связи передается сообщение типа "Приоритет" со значением приоритета, определяемым состоянием счетчика 13 и множеством допустимых значений приоритетов данного локального устройства 1; управления. Об окончании цикла обмена приоритетами свидетельствует появление (И+1)-го импульса на втором выходе таймера 45, При этом на выходе счетчика 48 появляется уровень логической единицы, который, в свою очередь, сбрасывает РЗ-триггер 46, 50 Во время цикла обмена приоритетами блок 10 производит сравнение принятых значений приоритетов с текущим приоритетом данного устройства 1 . При приеме сообщения со значением приоритета, большим или равным текущему значению приоритера данного устройства 1; управления, импульс с выхода узла 37 сравнения сбрасывает Р в тригг 40, По окончании цикла обмена приоритетами уровень логической единицы на выходе элеиента И 41 свидетельствует о том, что данное устройство 1, управления имеет в настоящий момент наибольшие значение приоритета и может приступить к передаче данных.Данные, подлежащие передаче, должны бьггь предварительно записаны под управлением центрального процессора 5 в соответствующие ячейки блока 17 памяти согласно формату (Фиг, За) и таблице распределения памяти. Затем в счетчик 13 должен быть записан адрес ячейки блока 17 памяти, в которой хранится служебный блок сообщения со значением приоритета, соответствующим начальному приоритету данных, записанных в блоке 17 памяти.Сигналом для начала передачи данных является появление уровня логической единицы на выходе элемента И 41, При этом шифратор 41 на выходе 26 Формирует адрес (А ), по которому записан первый блок сообщения блока 17 памяти, а уровни логической единицы на выходах 28 и 29 шифратора 14 обеспечивают запись адреса с .выхода 26 в счетчик 16, а также устанавливают Р-триггер 19 в единичное состояние. На выходе элемента И 20 появляется высокий уровень свидетельствующий о том, что первый блок передаваемого сообщения поступил на первый выход блока 17 памяти. Преобразователь 18 кодов устанавливает уровень логического нуля на первом выходе и начинает передачу первого блока сообщения. Значение счетчика 16 увели-. чивается на единицу и на выход блока 17 памяти поступает второй блок передаваемого сообщения. Окончив обработку первого блока, преобразова- -тель 18 кодов устанавливает уровень логической единицы на первом выходе, который через элемент И 20 поступает на его второй вход начинает преобразование второго блока, поступившего с выхода блока 17 памяти, и снимает уровень логической единицы с первого выхода, и т,д.При поступлении на выход блока 17 памяти блока окончания сообщения на его втором выходе формируется уровень логического нуля. После окон"чания преобразования последнего блока на втором выходе блока 17 памятипоявляется высокий уровень и сбрасывается Л-триггер 19,Одновибратор 42 при поступлениина его вход уровня логической единицыснимает разрешающий уровень с входаэлемента И 41 на время Г (время,необходимое на пеоедачу данных и по"лучение подтверждения от устройст"ва-приемника). Если за это времяподтверждение не получено, то навыходе элемента И 41 появляется уровень логической единицы и сообщениепередается повторно. Если за времясообщение не передано и не принято подтверждение приема, импульсс выхода таймера 42 устанавливаетКБ-триггер 46 в единичное состояние.н начинается очередной цикл обменаприоритетами.О том, что подтверждение принято,свидетельствует появление уровнялогической единицы на выходе дешифратора 38, который устанавливает вединичное состояние КБ-триггер 46,через элемент И 39 сбрасывает счетчик13 и поступает на первый вход интерфейсного блока 8, это означает, чтоданные переданы и получен сигналподтверждения.Если .локальное устройство 1, управления не получило право на передачу подготовленных данных по результатам последнего обмена приори 35тетами, то уровень логической единицы с первого выхода блока 10 управления увеличивает значение счетчика13, увеличивая тем самым текущеезначение приоритета данных. Значениесчетчика 13 не изменяется, если онсброшен, т,е. данное устройство 1не имеет данных, подготовленных дляпередачи, и если счетчик 13 полностьюзаполнен, т,е. данные имеют максимально возможное для данного устройства 1; значение приоритета.Появление уровня логической единицы на выходе узла 36 сравненияозначает, что приняты данные, адре 5 Рсованные данному устройству 1 управления, и должно быть передано подтверждение приема. Уровень логической единицы на втором выходе интерфейсного блока 8 информирует центральный процессор 5 о том, что принятые данные могут быть считаны сблока 12 памяти. При появлении высокого уровня на входе 23 шифратор 14 (таблица) обеспечивает запись в счетчик 16 адреса ячейки блока 17 памяти, в который записан первый блок подтверждения. Передача подтверждения осуществляется аналогично передаче приоритета. Окончание передачи подтверждения яв ляется началом нового цикла обменаприоритетами.Система позволяет повысить эффективность использования пропускной способности линий связи, так как исключаются пепроизводительные потери времени при отсутствии подготовленной для передачи информации в одном или нескольких логических устройствах управления. Кроме того, система позволяет организовать обмен информацией в соответствии с динамическими приоритетами,Формула изобретения1. Система управления технологическими комплексами, содержащая И локальных устройств управления, подключенных первыми входами-выходами к линии связи, а вторыми входами-выходами - к входам-выходам соответствующих устройств связи с объектом, о т л и ч а ю щ а я с я тем, что, с целью повышения пропускной способности линий связи за счет уменьшения времени ожидания передачи для каждого локального устройства управления, в нее введено устройство начального обмена приоритетами, связанное выходом с линией связи.2. Система по и, 1, о т л и ч а ющ а я с я тем, что каждое локальное устройство управления содержит три блока памяти, центральный процессор, блок управления, два преобразователя кодов, интерфейсный блок, системную шину, шифратор, блок ввода-вывода, В-триггер, коммутатор, элемент И, дешифратор, два счетчика импульсов и приемопередатчик, соединенный входами-выходами с первыми входами-выходами устройства, входом - с первым выходом первого преобразователя кодов, а выходом - с входом второго преобразователя кодов, подключенного выходом к входу дешифратора и илфор". мационному входу второго блока памяти, соединенного входом "Сброс" с выходом дешифратора и с первым входомблока управления, входом "Считываяние - с шиной Управление выходом"интерфейсного блока, первым информационным выходом - с информационным5входом интерфейсного блока,а вторым,информационным выходом - с вторымвходом блока управления, подключенного третьим входом к выходу первогосчетчика импульсов и первому информационному входу коммутатора, первымвыходом - к счетному входу первогосчетчика импульсов, вторым выходом - к сбросовому входу первого счетчика импульсов и первому входу "Требование 15 обслуживания" интерфейсного блока, третьим выходом - к первому входу шифратора и второму входу "Требование обслуживания" интерфейсного блока,четвертым выходом - к второму входу 20 шифратора, а пятым выходом - к третьему входу шифратора, соединенного первым выходом с вторым информационным входом коммутатора, вторым и третьим выходами - соответственно с 25 первым и вторым урравляющими входами коммутатора, а четвертым выходом - с Б-входом Р-триггера и с разрешающим входом второго счетчика импульсов, подключенного установочным входоч к 30 выходу коммутатора, а счетным входом - к первому входу первого элемента И и второму входу первого преобразователя кодов, соединенного первым входом с выходом первого элемента И, связанного вторым входом с,прямым выходом Р-триггера, соединенного С-входом с управляющим выходом третьего блока памяти, связанного первым информационным входом с выходом второго 40 счетчика импульсов, информационным : выходом - с вторым входом первого преобразователя кодов, а входом "Запись" - с установочным входом первого счетчика импульсов и выходной шиной интерфейсного блока, подключенного входами"выходами через системную шину с входами-выходами центрального процессора, первого блока памяти, блока ввода-вывода и с вторым входом-выходом устройства.3. Система по п. 2, о т л и ч а ющ а я с я тем, что блок управления содержит два узла сравнения, два КБ-. триггера,Р-триггер,два таймера,дешиф" ратор,два элементаИЛИ,счетчик импуль" 55 сов,два одновибратора,триэлемента И, инвертор и узел начальной установки, соединенный выходом с 8-входом второго КБ-триггера, соединенного инверсным выходом с первым входом первого таймера, прямым выходом - с первыми входами первого и второго элемента ИЛИ, а К-входом - с выходом дешифратора, с вторым входом первого элемента ИЛИ и с первым входом первого элемента И, подключенного выходом к второму выходу блока, а вторым входом - к прямому выходу Р-триггера, к входу инвертора и первому входу второго элемента И, связанного выходом с четвертым выходом блока и входом второго одновибратора, вторым входом - с выходом второго одновибратора, а третьим входом - с вторым входом второго элемента ИЛИ, с инверсным выходом первого КБ-триггера и первым входом третьего элемента И, соединенного вторым входом с выходом инвертора, а выхоцом - с первым выходом блока, подключенного пятым выходом к первому выходу первого таймера, соединенного вторым выходом сосчетным входом счетчика импульсов, а вторым входом - с С-входом Р-триггера, с входом второго таймера и с прямым выходом первого КБ-триггера, подключенного Б-входом к выходу первого элемента ИЛИ, а К-входом - к выходу . счетчика импульсов, соединенного установочным входом с выходом второго элемента ИЛИ, причем выход второго таймера подключен к третьему входу первого элемента ИЛИ, а первый вход блока - к входу первого одновибратора, связанного с первыми входами первого и второго узлов сравнения и первым входом дешифратора, соединенного вторым входом с вторыми входами первого и второго узлов сравнения с вторым входом блока, подключенного третьим выходом к выходу первого .узла сравнения, а третьим входом - к третьемувходу второго узла сравнения, соединенного выходом с К-входом П-триггера.4, Система по и. 1, о т л и ч а - ю щ а я с я тем, что устройство начального обмена приоритетами содержит элемент запуска, элемент НЕ, сдвиговый регистр, два блока постоянной памяти, два элемента И, два элемента ИЛИ, преобразователь кодов и передатчик, подключенный к выходу устройства, а входом - к первому выходу преобразователя кодов, соединенного вто" рым выходом с управляющим входомсдвигового регистра, связанного сдвигаюп 1 им входом с выходом элемента НЕ,первым выходом - с первыми входамипервых элементов И и ИЛИ, а вторымвыходом - с вторым входом первогоэлемента ИЛИ и первым входом второгоэлемента И, подключенного выходом кпервому входу второго элемента ИЛИ,связанного вторым входом с выходомпервого элемента И, а выходом - спервым входом преобразователя кодов,соединенного вторым входом с выходомпервого элемента ИЛИ, причем первый ивторой блоки постоянной памяти сое,динены соответственно с вторыми вхо Входы шифратора Выходы шифратора . 1 1 1 23 24 25 26 27 28 29 О О А . О 1 1 1 О А О 1 1 О 1 Любое 1 О 1 О О дами первого и второго элементов И,а вход элемента НЕ подключен к выходуэлемента запуска.