Цифровой компандер

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ОСУДАРСТВЕКНЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ПИСАНИЕ ИЗОБРЕТЕНИЯ л.Ав У 11 (54) (57)(51) 4 Н 03 М 7/50 лительной технике и технике связи.Его использование в системах цифрового радиовещания и звукозаписипозволяет расширить функциональныевозможности за счет обеспечения перемещения символов. Цифровой компандер содержит блоки 5, 6 оперативнойпамяти, блок 7 вывода и блок 3 управления. Благодаря введению анализатора 1 старших разрядов, формирователя 2 порядка мантиссы и формировате"ля 4 адресов обеспечивается одновременное перемежение и сжатие информации. - 5 з.п. ф-лы, 5 ил.40 Изобретение относится к вычисли;редьной технике и технике связи иможет быть использовано в системахцифрового радиовещания и звукозаписи,Цель изобретения - повьппение помехозащищенности формируемого кода эасчет обеспечения перемежения симво-лов.На Фиг.1 приведена блок-схема цифрового компандера, на фиг.2 - выполнение анализатора старших разрядов иформирователя порядка мантисс; нафиг,3-5 - примеры выполнения соответственно формирователя адресов, 15блока вывода и блока управления,Цифровой компандер содержит(Фиг. 1) анализатор 1 старших разрядов, формирователь 2 порядка мантисс,блок 3 управления, формирователь 4 20адресов, первьп и второй блоки 5 и 6оперативной памяти и блок 7 вывода.На фиг,1 обозначены информационныйвход 8, тактовый вход 9, вход 10синхронизации и выход 11. 25Анализатор 1 старших разрядоввыполнен (Фиг,2) на первом - четвертом ключах 12-15, элементе 16 ИЛИи регистре 17 сдвига, число К разрядов которого равно числу старших 30разрядов входного кода,Формирователь 2 порядка мантиссвыполнен (Фиг.2) на счетчике 18, ключе 19 и регистре 20 сдвига, число шразрядов которого ш ь 1 ор(К+1), Нафиг,2 обозначены первый - третийуправляющие входы 21-23 анализатора1, первый - третий управляющие входы24-26 формирователя 2 и выходы 27Формирователя 2.Формирователь 4 адресов выполнен(фиг.3) на блоке 28 ключей, элементе29 ИЛИ, первом и втором преобразователях 30 и 31 кода, сумматоре 32,первом - четвертом мультиплексорах 4533-36, На Фиг.3 обозначены информационные входы 37, первые и вторыеадресные входы 38 и 39, управляющийвход 40 и выходы 41.Блоки 5 и 6 оперативной памяти(БОП) могут быть выполнены на оперативных запоминающих устройствах.Блок 7 вывода выполнен (Фиг.4)на первом - пятом ключах 42-46, первом и втором элементах 47 и 48 НЕ,элементе 49 ИЛИ и триггере 50 НаФиг.4 обозначены первый - третий информационные входы 51-53, первыйтретий управляющие входы 54-56. Блок 3 управления выполнен (фиг,5)на первом и втором счетчиках 57 и 58,распределителе 59 импульсов, триггере 60, первом и втором ключах 61 и62, На Фиг.5 обозначены первьп -одиннадцатый, двенадцатые и тринадцатые выходы 63-75,Преобразователи 30, 31 кода вформирователе 4, а также распределитель 59 в блоке 3 могут быть реализованы на постоянных запоминающихустройствах (ПЗУ),Цифровой компандер работает следующим образом.Отсчеты (выборки) аналогового сигнала поступают со входа 8 на информационньп вход анализатора 1 старшихразрядов и на информационный входкаждого из блоков 5 и 6 в цифровойформе в виде линейных и-разрядныхкодовых комбинаций,В каждом отсчете первый (старший) разряд несет информацию о полярности аналогового сигнала, а остальные - о его мгновенном абсолютном значении. Разряды отсчетов поступают на вход 8 компандера со скоростью, соответствующей частоте Рвнешнего генератора опорной частоты(вход 9)При этом моменты смены номеров разрядов в отсчетах совпадаютс тем или иным фронтом импульсовопорной частоты например передними.Отсчеты поступают на вход 8 устройства со скоростью, соответствующейчастоте синхронизации Р = Р /и(вход 10). При этом моменты .началакаждого отсчета совпадают с тем илииным фронтом импульсов синхронизации,например передним. И отсчетов образуют интервал компандирования (ИК)длительностью ь = М/Р = И п/РВ течениев зависимости отчетности ИК один из блЪков 5, 6 оперативной памяти работает в режиме записи, а другой - в режиме считывания,Оба БОП 5, 6 по тактовому входу(разрешения выборки) тактируются импульсами Р так, что в первой половине периода То = 1/Р работа БОП запрещена, В это время осуществляетсясмена номера разрядов отсчетов и адресов соответствующих БОП.Пусть в -ом ИК БОП 5 работает врежиме записи, а БОП 6 - в режимесчитывания, Тогда в течение этогоИК сигнал записи формируется блоком3 управления во второй половине каж 1427575и,дого такта То по тактовому входу(разрешения записи) БОИ 5, а сцгцалсч.тывация - по аналогичному входуБОП 6. Отсчеты -го ИК накапливаютсяв БОП 5 в виде матрицы размером Кп: где 1, 2, 3,, К.и - номера разрядов отсчета, а индексы - номера отсчетов в ИК. С этой целью блок 3 управления последовательно и синхрон,но с частотами Г и Р с формирует 1-разрядные адреса столбцов и г-разрядные адреса строк соответственно. Эти адреса через формирователь 4 поступают на соответствующие адресные входы БОП 5, Как видно из матрицы (1), 1-разрядное двоичное число последовательно по тактам Ро проходит все состояния от нулевого до состояния, со" ответствующего и. Оттуда же г-разрядное двоичное число последовательно и синхронно с Г проходит все состояния от нулевого до состояния, соответствующего Б. Так как Рс = Г, /и, то каждое изменение состояния г-разрядного двоичного числа происходит .в момент перехода 1-разрядного двоичного числа из и-го состояния в нулевое. Таким образом каждое состояние (1+г)-разрядного двоичного .числа определяет элементарную команду (шаг) в пределах каждого данного ИК. Это двоичное число используется для управления формирователем 4 адресов, который в рассматриваемом -ом;ИК фор мирует адреса строк и столбцов дляБОП 6. Одновременно с формированием в БОЛ 5 матрицы (1) анализатор 1 старших разрядов определяет номер и самого старшего из К старших разрядов, следующих сразу после первого (знакового), значение которого отлично отнуля хотя бы в одном из И отсчетовданного ИК. Осуществляется это путем формирования блоком 1 по сигналам блока 3 К-разрядной комбинации 5 Бз .Л , где индексы означаютномера К анализируемых старших разрядов отсчетов, следующих сразу после первого (знакового). Значение каждого разряда этой комбинации оп 15 20 25 30 35 40 45 50 55 ределяетгя в результате М операцийло гиче ско го суммированияБ = 2020 И 2,Б = И Л ЛД ЛЗ(2)Б,= БЯК+1)ц(К+1) П,.ЯК+1) =Бе ЮЦ11 Я-и 11 К 1 КП 1 К (К+1) 1 (К+1) П (К+1),где 2,3(К+1) - номера К старших разрядов отсчетов, а индексы при них - номера отсчетов в ИК.Иа (2) видно, что К-разрядная комбинация ББЯ,. в общем случае состоит из двух непрерывных последовательностей: нулевой ЯЯЯои единичной ЯиЯ . Количество нулей в нулевой последовательности соответствует числу Х старших разрядов, следующих сразу после первого и на протяжении данного ИК (во всех отсчетах данного ИК) сохраняющих нулевые значенияЭти разряды в мантиссы не входят (" отбрасываются" ). Тогда количество единиц в единичной последовательности соответствует числу У = К-Х отбрасываемых" в данном ИК младших разрядов отсчетов,После анализа блоком 1 (К+1)-го разряда И-го отсчета и по сигналу блока 3 управления комбинацияБ Я Бпоиазрядно поступает с выхода анализатора 1 на информационный вход формирователя 2, который по сигналу блокз 3 и в соответствии с числом Х формирует ш-разрядное (ш)1 ор(К+1 двоичное число. Последнее представляет собой порядок мантисс данного ИК в двоичном представлении чисел с плавающей запятой. Порядок определяет число "отбрасываемых" старших разрядов отсчетов сле дующих сразу после первого. Порядок определяет номер разряда в отсчетах, после которого следуют вторые старшие разряды соответствующих мантисс. Первым старшим разрядом мантисс является первый (знаковый) разряд от" счетов.С началом следующего (д+1)-го ИК ш-разрядное двоичное число переписывается на выходы формирователя 2 по соответствующему сигналу" блока 3, Одновременно с этим БОП 5 переходит в режим считывания, а БОП 6 - в режим записи. Кроме того, по соот 1427575ветствующему сигналу блока 3 адресные входы БОП 6 подключаются через формирователь 4 адресов к 1+г выходам блока 3 Адресные входы БОП 5 подключаются к 1+г выходам блока 4. По тому же сигналу управления с бло.ка 3 блок 7 вывода в это ИК выбира:ет в качестве информационного выход БОП 5, Состояние выхода БОП 6 для 10 блока 7 становится безразличным.Блок 7 вывода реализует одну из следующих операций: передача на выход 11 устройства инормации, поступающей с выхода того БОП, который в 15 данном ИК работает в режиме считывания; передача на выход 11 устройства разрядов порядка, поступающих с выхода формирователя 2, переход по выходу в состояние, соответствующее фор-р мированию защитного временного интервала.Переход от выполнения одной операции к выполнению другой осуществляется блоком 7 по сигналам управления 25 блока 3. Эти сигналы управления формируются в соответствии с требуемой в данной системе структурой цифрового сигнала.При формировании части цифрового 30 сигнала, состоящей из разрядов мантисс, блок 7 пропускает на выход 11 устройства в рассматриваемом (+1)-ом ИК информацию, поступающую с выхода БОП 5. При этом каждой элементарной команде (состоянию (1+г)-разрядного двоичного числа) на выходе формирователя 4 адресов формируется определенная пара адресов В 1 С . Текущий адрес 1-ой строки В выбирается блоком 4 40 непосредственно из совокупности гразрядных адресов строк В(нулевое состояние всех г разрядов), В.В Значения адресов Во В 1Вм 1 соответствуют первой, второй.45 И-ой строкам матрицы (1). Текущий адрес о-го столбца С образуется путем сдвига соответствующего адреса А (кроме Л ) из исходной совокупности 1-разрядных адресов столб цов Ао (нулевое состояние всех 1 разрядов), ААна величину М порядка (тп-разрядное двоичное число). С, = А, и Со = Л+М при всех значениях 1, отличных от нуля, Порядок следования пар адресов ВСв течение ИК соответствует требуемой на выходе 11 компандера в данной системе структуре цифрового сигнала. При формировании части цифрового сигнала, состоящей из разрядов поряцка,блок 7 вывода пропускает на выход 11информацию, поступающую с т-го выхода формирователя 2. Начиная с этогомомента по соответствующему сигналууправления блока 3 блок 2 поочередно формирует на этом выходе все шразрядов порядка. При этом считываниеразрядов порядка происходит без стирания их в блоке 2, По окончаниисчитывания последнего разряда порядка блок 7 либо снова пропускает, навыход 11 информацию с выхода БОП 5,либо устанавливается в состояние, Осоответствующее формированию защитного временного интервала. При передаче на выход 11 разрядов порядка илипри формировании защитного временного интервала значения пар адресовВ СС 1 могут быть любыми. Поэтому в этовремя исходные адреса В и А,(и-К(ц (и) могут быть использованыдля целей управления какими-либовнешними устройствами.С момента начала и в течение(+2)-го ИК на выходе 11 формируется сигнал, состоящий из разрядов мантисс и порядка (х+1)-го ИК и защитныхвременных интервалов.Все операции выполняются блокамиустройства синхронно с импульсамиопорной частоты Р.,Анализатор 1 старших разрядов иформирователь 2 порядка мантисс(фиг,2) работают следующим образом,С приходом первого разряда первого отсчета (первый такт Р в пределахИК) ключи 12-15 закрыты, регистр 17находится в режиме хранения, ключ 19открыт, а регистр 20 находится в режиме параллельной записи информациипо входам О. Таким образом, первымтактом Р регистр 20 переписываетсодержимое счетчика 18 (ш-разрядноедвоичное число), С приходом второгоразряда первого отсчета регистр 17сигналом блока 3 по входу Ч переводится в режим сдвига информации,поступающей на его вход Э с выходаэлемента 16 ИЛИ. В результате вторымтактом Р, второй разряд этого отсчета фиксируется в младшем разрядерегистра 17 (Б = 2), где двойнойиндекс означает номер разряда в отсчете и номер отсчета в ИК соответственно, число - номер разряда разря"да в отсчете, индекс - номер отсчета55 1427 в ИК. В этом же такте Го счетчик 18 сигналом .:блока 3 по,входу К устанавливается в нулевое состояние, а регистр 20 сигналом блока 3 по входу5 до конца ИК переводится в режим сдвига информации, поступающей на его вход Чл с выхода его ш-го (старшего) разряда, Ключ 19 сигналом блока 3 либо закрыт (режим хранения регист ра 20), либо . открыт, В последнем случае регистр 20 последовательно перезаписывает через ш-ый разряд содержимое всех своих ш разрядов, В течение этого времени осуществля ется передача разрядов порядка на выход 11 устройства. Начиная .с третьего и по (К+1)-ый разряды первого отсчета сигналом блока 3 открьвается ключ 12 и через элемент 16 ИЛИ в ре гистр 17 последовательно вводятся результаты суммирования Бл = Бгл 113, Б 4 л = Бу П 4 льБ(к)= Бкл П(К+1), . После этого ключ 12 закрьвается, а рЕгистр 17 переходит в режим хране ния, Ключ 12 в каждом отсчете работает одинаково. С приходом второго разряда второго отсчета сигналом блока 3 открывается ключ 13 и вмладшем разряде регистра 17 фиксируется 30 Би = 2 лП 2. Начиная с третьего и по (К+1)-ый разряды этого отсчета, в регистр 17 вводятся значения результатов суммирования Бу = Бгг ПБц - Бтг 113 л БЗ Б 4 = Бзг ПБлл Н 4 г= З 5 = Ъг 114 лц 4 г,Б(к+л)с Бкг "Б(к+1)П 11(К+1) = Бц(К+1)л Б(К+1). После этого ключи 12 и 13 закрьваются, а регистр 17 опять переходит в режим хранения, Во всех остальных отсчетах 4 О данного ИК, за исключением М-го, анализатор 1 старших разрядов работает аналогично. С приходом (К+2)-го разряда И-го отсчета ключи 12 и 13 закрываются, но регистр 17 остается 45 в режиме сдвига, а с входа К счетчи-. ка 18 формирователя 2 снимается сигнал установки нуля до прихода второго разряда первого отсчета следующего ИК. Разряды сформированной в 5 О регистре 17 К-разрядной комбинации БББ 4 поступают с выхода его старшего разряда на вход управления ключа 14, Таким образом, импульсы опорной частоты Р проходят через ключи 14 и 15 на счетный вход счетчика 18 лишь при нулевых значениях разрядов комбинации Б ББ 1, В результате счетчик 18 формирует двоичное число, соответствующе количеству нулевых позиций этой комбинации. После считьвания последнего ее разряда клич 15 эакрьвается, а регистр 17 переходит в режим хранения. В следующем ИК с приходом второго разряда первого отсчета процедура формирования порядка повторяется.формирователь 4 адресов (фиг.З) р,ботает таким образом.В ПЗУ (преобразователь 31 кода) записаны С Ро г-разрядных адресов, которые в общем случае состоят из последовательностей определенных информационных адресов строк В 1 матрицы (1), разделенных последовательностями "пустых" адресов. В ПЗУ преобразователя 30 кода записаны ГУ, 1-разрядных адресов, которые в общем случае состоят из последова" тельностей определенных информационных адресов столбцов ( А матрицы (1), разделенных последбвательностями "пустых" адресов. "Пустые" последовательности адресов соответствуют формированию на выходе 11 компандера защитного временного интервала или передаче на его выход ш разрядов порядка. Информационные адреса записаны в соответствующих ПЧУ в таком порядке, что каждая пара соответствует определенному символу в выходном цифрсвом сигнале компандера. При считывании с выходов преобразователя 30 адреса А первого столбца матрицы (1) ьо сигналу с элемента 29 ИЛИ все ш ключей блока 28 закрыты. В результате Ао без изменения проходит на выход сумматора 32. В любом другом случае ключи блока 28 открыты и на выходах сумматора 32 образуется 1-разрядный адрес С = А + М. С 1 выходов сумматора 32 адреса С, поступают на 1 первых входов мультиплексоров 33 и 36. Оба преобразователя 30, 31 управляются (1+г)-разрядным двоичным числом, поступающим с соответствующих выходов блока 3 управления. При этом 1 разрядов этого двоичного числа подключены и к 1 вторым входлм мультиплек" соров ЗЗ и 36, а г разрядов - к г первым входам мультиплексоров ЗЬ и 35, Таким образом на 1 выходах мультиплексоров 33 и 36 образуютс 1. адреса столбцов БОП 5 и БОП 6 соответст, венно, а на г выходах мультиплексоров 34 и 35 - адреса строк БОП 5 иБОП 6 соответственно. Мультиплексоры 33-36 работают по сигналу, поступающему на вход 7 каждого из них с выхода блока 3. Так, например, в четных ИК все мультиплексоры 33-36 пропускают на свои выходы информацию, поступающую на их верхние (фиг.3) входы. Это соответствует работе БОП 5 в режиме записи, а БОП 6 - в режиме считывания. Тогда в нечетных ИК мультиплексоры 33-36 будут пропускать на свои выходы информацию, поступающую на их нижние (фиг.3) входы, При этом БОП 5 работает в режиме счи тывания, а БОП 6 - в режиме записи.Блок 7 вывода (фиг,4) работаеттакПри передаче на выход 11 компандера разрядов порядка сигналом блока 20 3 ключ 46 открыт, а ключи 43 и 45 посредством элемента 48 НЕ закрыты, Разряды порядка через открытый ключ 46, элемент 49 ИЛИ и триггер 50 поступают на выход 11, В течение за щитного временного интервала сигнал управления, поступающий на четвертый вход элемента 49 ИЛИ, устанавливает на его выходе (при данной реализации) потенциал логической еди ницы, При передаче на выход 11 компандера разрядов мантисс ключи 43 и 45 открыты, а ключ 46 закрыт. В зависимости от четности ИК по соответствующему сигналу управления либо открыт ключ 44, а ключ 42 закрыт, либо наоборот. Информация с выхода соответствующего БОП через соответствующие открытые ключи, элемент 49 ИЛИ и триггер 50 поступает на выход 11 ком пандера. Информационный сигнал на выходе БОП при считывании имеет место только в течение второй половины такта Ро . На выходе комггандера информа" ционный сигнал должен присутствовать 45 в течение всего такта Р . С этой целью используется триггер 50, который по тактам Ро регистрирует информацию, поступающую на его вход 0 с выхоца элемента 49 ИЛИ. 50В блоке 3 управления (фиг.5) счетчик 57 работает синхронно с тактами Ро, а счетчик 58 - по тактам Р . Для повышения надежности синхронизации с началом каждого отсчета счетчик 57 устанавливается в нулевое состояние синхросигналом Рс, поступающим на его вход Н установки нуля. Каждое состояние счетчиков 57 и 58 в совокупности определяет элементарную команду в пределах ИК, Г выходов распределителя 59 импульсов (ПНУ) впределах ИК считываются сигналы управления, обеспечивающие работу компандера (при реализации сигналов управления аппаратным путем потребовались бы значительные материальныезатраты). С началом первого отсчета(началом ИК) счетчик 58 переходит иэсостояния Ив нулевое, тем самымизменяя состояние триггера 60, который работает в счетном режиме, Такимобразом на выходах триггера 60 формируется сигнал, значение которогосоответствует четности ИК, Например,если в четном ИК на прямом и инверсном выходах триггера 60 присутствуютпотенциалы логической единицы и логического нуля соответственно, тов нечетном ИК - наоборот. В соответствии с состояниями выходов триггера60 либо закрыт ключ 61 и открыт ключ62; либо наоборот. Следовательно, импульсы опорной частоты Р, используемые и в качестве импульсов записи,поступают через соответствующий ключлибо на вход разрешения записи БОП 6,либо на аналогичный вход БОП 5,Для изменения структуры цифровогосигнала (т.е. перемещения символов)необходимо и достаточно лишь .заменить ПЗУ в формирователе 4 адресови блоке 3 управления,Таким образом, цифровой компандерпозволяет формирователь цифровойсигнал любой наперед заданной структуры, что делает возможным его использование при различных методах защитыот ошибок, т.е, в широком классесистем.Формула изобретения1. Пифровой компандер, содержащий первый и второй блоки оперативной памяти, информационные входы которых объединены, выходы второго и первого блоков оперативной памяти соединены соответственно с первым и вторым информационными входами блока вывода, выход которого является выходом компандера, блок управления, первый и второй выходы которого соединены с управляющими входами соответственно первого и второго блоков оперативной памяти, третий - пятый выходы блока управления соединены соответственнос первым - третьим управляющими входами блока вывода, о т л и ч а ю - щ и й с я тем, что, с целью повышения помехозащищенности формируемого.5 кода за счет обеспечения перемежения символов, в компандер введены формирователь порядка мантисс, формирователь адресов и анализатор старших разрядов, информационный вход которого объединен с информационным входом первого блока оперативной памяти и является информационным входом компандера, тактовьп вход анализатора старших разрядов объединен с тактовыми входами блоков оперативной памяти формирователя порядка мантисс, блока вывода и блока управления и является тактовым входом компандера, вход синхронизации блока управления является входом синхронизации компандера, выход анализатора старших разрядов соединен с информационным входом формирователя порядка мантисс, выходы которого, кроме последнего, 25 подключены к соответствующим информационным входам формирователя адресов, управляющий вход которого подключен к пятому выходу блокА управления, шестой - одиннадцатьп выходы ЗО которого соединены соответственно с первым - третьим управляющими входами анализатора старших разрядов и пер" вым - третьим управляющими входами формирователя порядка мантисс, пос" ледний выход которого подключен к соответствующему информационному входу формирователя адресов и третьему информационному входу блока вывода, двенадцатые и тринадцатые 40 выходы блока управления подключены соответственно к первым и вторым адресным входам формирователя адресов, первые - четвертые выходы которого соединены соответственно с первыми 45 и вторыми адресными входами первого и второго блоков оперативной памяти.2. Компандер по п.1, о т л и ч аю щ и й с я тем, что анализатор старших разрядов выполнен на ключах, регистре сдвига и элементе ИЛИ, первый вход которого является инФормационным входом анализатора, выход элемента ИЛИ соединен с информационным входом регистра сдвига, выход первого разряда которого соединен с управляющим входом первого ключа, выход К-го разряда регистра сдвига (К - число старших разрядов входного кода) соединен с управляющими входамивторого и третьего ключей, информационные входы первого и второго ключейявляются соответственно первым ивторым управляющими входами анализатора, информационньп вход третьегоключа объединен с тактовым входом регистра сдвига и является тактовымвходом анализатора, выходы первого,второго и третьего ключей соединенысоответственно со вторым и третьимвходами элемента ИЛИ и информационнымвходом четвертого ключа, управляющийвход которого объединен с управляющим входом регистра сдвига и является третьим управляющим входом анализатора, выход четвертого ключа является выходом анализатора.3. Компандер по п,1, о т л и ч а"ю щ и й с я тем, что формировательпорядка мантисс выполнен на счетчике,регистре сдвига и ключе, информационньп вход которого является тактовым входом формирователя, счетныйвход и вход обнуления счетчика и управляющие входы ключа и регистрасдвига являются соответственно информационным и первым - третьим управляющими входами формирователя,выходы счетчика и выход ключа соединены соответственно с параллельными и тактовым входами регистрасдвига, первый - (в)-й выходыкоторого 1 ш )1 ор,К+1) - порядок мантиссы в данном интервале компандирования являются соответствующимивыходами форм.;рователя, т-й выходрегистра сдвига подключен к его последовательному входу и являешься ш-мвыходом формирователя,ц. Компандер по п.1, о т л и ч аю щ и й с я тем, что формировательадресов выполнен на первом и второмпреобразователях кода, сумматоре,элементе ИЛИ, первом - четвертоймультиплексорах и блоке ключей, информационные входы которого являются информационными входами формирователя, выходы блока ключей соединеныс первыми входами сумматора, выходыкоторого подключены к первым информационным входам первого и четвертогомультиплексоров, вторые информационные входы которых объединены с соответствующими первыми входами преобразователей кода и являются первымиадресными входами формирователя, вьюходы первого преобразователя кодасоединены с вторыми входами сумматора и входами элемента ИЛИ, выход которого соединен с управляющим входом блока ключей, вторые входы преобразователей кода объединены с первыми ьнформационными входами второго и третьего мультиплексоров и являются фторыми адресными входами формирователя, выходы второго преобразователя кода соединены с вторыми информационными входами второго и третьеГо мультиплексоров, управляющие входы всех мультиплексоров объединены и являются управляющим входом формирователя, выходы первого - четвертого мультиплексоров являются соответственно первыми - четвертыми выходами формирователя.5, Компандер по п.1, о т л и - ч а ю щ и й с я тем, что блок вывода выполнен на первом - пятом ключах, первом и втором элементах НЕ, элементе ИЛИ и триггере, тактовый вход которого является тактовым входом блока, выход первого элемента НЕ соединен с управляющим входомпервого ключа, выход которого соединен с информационным входом второго ключа, выход третьего ключа соединен с информационным входом четвертого ключа, выход второго элемента НЕ соединен с управляющими входами второго и четвертого ключей, выходя которых и выход пятого ключа подключены к первому - третьему входам элемента ИЛИ, выход которого соединен с информационным входом триггера, информационные входы первого, третьего и пятого ключей являются соответственно первым - третьим информационными входами блока, вход второго 42757514элемента НЕ объединен с управляющимвходом пятого ключа и является первымуправляющим входом блока, четвертыйвход элемента ИЛИ является вторым5управляющим входом блока, вход первого элемента НЕ объединен с управляющим входом третьего ключа и является третьим управляющим входомблока, выход триггера является выходом блока,6. Компандер по п.1, о т л и ч аю щ и й с я тем, что блок управления выполнен на первом и второмсчетчиках, распределителе импульсов,триггере и первом и втором ключах,информационные входы которых объединены со счетным входом первого счетчика и являются тактовым входомблока, вход обнуления первого счетчика объединен со счетным входом второго счетчика и является входом синхронизации блока, выход переполнениявторого счетчика подключен к тактово 25 му входу триггера, инверсный выходкоторого соединен с его информационным входом и управляющим входом второго ключа, выходы первого и второгоключей и первый и второй выходы распределителя импульсов являются соответственно первым - четвертым выходами блока, прямой выход триггера соединен с управляющим входом первогоключа и является пятым выходом блока, третий - восьмой выходы распределителя импульсов являются соответственно шестым в ,одиннадцатым выходамиблока, выходы первого и второго счетчиков подключены соответственно кпервым и вторым входам распределителя импульсов и являются двенадцатымии тринадцатыми выходами блока.