Многоканальный интерполятор функций

-24 7. Бюл. У 47т Кибернетикшкова 57 обретен ой техн ано для выводе к вычисыть ис"ния функител ольз В.Н, Коробейников ргаев 88.8) ое сви С Об свиде л. СОа зле и етельство СССР С 7/30, 1982. ельство СССРС 7/30, 1983.6 опостро измы в тронно-лучевые тели и исполни шинах емого правляющих выч также в качеОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЭОБРЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВ1361588 ипов Составитель Г. Техред. А.Кравч оррек актор И.Николаи равц Тираж 671ПодписноГосударственного комитета СССРлам изобретений и открытийМосква, Ж, Раушская наб., д, 4/5 Заказ 629 НИИПИпо д130 ая Производственно-полиграфическое предприятие, г. Ужгород, ул. П13 генератора функции или генератора сигналов. Цель изобретения - повышение точности за счет формирования функций времени с переменным шагом интерполирования. Устройство содержит коммутатор каналов 1, цифроаналоговый преобразователь 2 и п каналов, каждый из которых состоит из сумматоров 3, 12, 13, 14, 20, ключей 4, 5, б, 7, 8, 9 и 19, аналоговых запоминающих устройств10 и .11, цифровых управляемых сопротивлений 15 и 16, интеграторов 17 и 18, блока управления 2 1. Каждый канал содер 61588жит ряд цепочек, состоящих из цифрового управляемого сопротивления 22,сумматора 23 и 26, ключей 24 и 28,аналогового запоминающего устройства 25, интегратора 27 Положительный эффект достигается за счет формирования независимых периодическихили непериодических функций времени, аппроксимированных полиномомНьютона порядка ш, причем шаг интерполирования каждой из функций можетизменяться независимо от измененияшага интерполирования других функций, 13 п.ф-лы, 3 ил.Изобретение относится к вычислительной технике и может быть использовано для воспроизведения функций при выводе информации на электронно-лучевые трубки, графопостроители и исполнительные механизмы н управляющих вычислительных машинах, а также в качестве программируемого генератора функций или генератора сигналов.Цель изобретения - расширение функциональных возможностей за счет формирования функций времени с переменным шагом интерполирования.На фиг. 1 представлена блок-схема интерполятора; на фиг. 2 - блок-схема блока управления, на фиг, 3 - блок-схема коммутатора каналов,Интерполятор состоит из коммутатора 1 каналов, цифроаналогового преобразователя 2 и и каналов, каждый из которых состоит из входного сумматора 3, первого 4, второго 5, третьего 6, четвертого 7, пятого 8 и шестого 9 ключей, аналоговых запоминающих устройств 10 и 11, первого,12 и второго 13 сумматоров нелинейности, выходного сумматора 14, цифровых управляемых сопротивлений 15 и 16, выходного интегратора 17, интегратора 18, разрядного ключа 19, сумматора 20, блока 21 управления, причем каждый канал содержит ряд цепочек, состоящих из цифрового управ- ляемого сопротивления 22, сумматора 223, ключа 24, аналогового запоминающего устройства 25, дополнительногосумматора 26, интегратора 27, разрядного ключа 28, а также выходы 29-34Б служебных сигналов, выход 35 цифроаналогового преобразователя, инфор-.мационный 36 и тактовый 37 входы интерполятора, выход 38 канала, вход39 синхросигналов и выход 40 запроса10 информации блока управления, первую41 и вторую 42 группы выходов коммутатора каналов,Блок управления каналом состоитиз первого 43, второго 44, третьего15 45 и четвертого 46 триггеров, первого 47, второго 48, третьего 49, четвертого 50, пятого 51, шестого 52,седьмого 53 и восьмого 54 элементовИ, первого 55, второго 56 и третье 20 го 57 элементов ИЛИ, первого 58, второго 59 и третьего 60 элементов НЕ,йервого 61 и второго 62 элементовзадержки, регистра 63, первого 64и второго 65 блоков элементов И и25регистра-счетчика 66,Коммутатор каналов состоит изблока 67 памяти, мультиплексора 68,регистра 69 адреса, счетчика 70 адреса, шифратора 71, элемента ИЛИ 72и элемента 73 задержки,Интерполятор работает следующимобразом.. Каждый из параллельных и каналоввоспроизводит функцию времени незаЗ 5 висимо от других. Синхронизация их(-1) х 5( 10 где 15 совместной работы осуществляется только для узлов, участвующих в обмене информацией с коммутатором 1 каналов, Работу каждого из каналов можно представить совокупностью двух одновременных процессов: про-, цесса выделения и запоминания прира" щений воспроизводимых функций и процесса интегрирования приращений.Каналы обслуживаются коммутатором 1 циклически с периодом, равным Т, таким образом, что первый канал обслуживается в течение интервала вре" мени 311, второй - дг., третий д и т,д Зг., = с = гс ==с, Эти интервалы времени следуют последовательно один за другим, причем 1-й канал обслуживается в текущем интервале времени Т только в том случае, если с окончанием этого ин" тервала времени происходит изменение в К-м канале шага интерполирования. Если текущий шаг интерполирования для Е-го канала не оканчивается с окончанием данного интервала Т, а продолжается на следующий период Т, то соответствующий интервал времени выдерживается без использования,В случае необходимости обслуживания Е-го канала в течение времени Дь осуществляется выдача из коммутатора 1 канала цифрового кода очередного значения формируемой функции Х (С),. преобразование его в соответствующее значение напряжения на выходе циФроаналогового преобразователя 2, вычисление приращений дХ 1 З Х,1 ,д Х 1 на выходах сумматоращ3 канала и сумматоров 23 четных или нечетных цепочек Е-го канала и запись приращений в соответствующие аналоговые запоминающие устройства 10, 11 и 25, Приращения функции Х (Г) для следующего (1+2)-го шага ийтерполирования вычисляются и запоминаются в конце текущего (+1)-го шага интерполирования на интервале времени с е С -(Т-Ь) лй, й, -(ТЖ). На этом интервале вре-. мени напряжение на выходе сумматора 3 канала равно инвертированному значению алгебраической суммы напряжений на его первом, втором и третьем входах и изменяется в соответствии с выражением О, срся;(Р), д=1, 3, К;С, + С. (Ч),8 Ъ 2, У,д. К моменту времени С=С , -(Т-.1 ДС)оно достигает значения, обратного по 20 знаку и пропорционального по величине первой разности функции Х(Т); Слагаемые в выражении (1) соответствуют: Х (с , ) - величине, пропорциональной инвертированному напряжению на выходе цифроаналоговогопреобразователя 2, Х(й ) +30 в+,г (- ---- ). 3 Х -- С,в 1 Тф 1 ф Ч,1 сЪвеличине, пропорциональной инвертированному напряжению на выходе выЗ 5 ходного интегратора 17 канала,4 Х 1 ИС ) - величине, пропорциональной инвертированному напряжениюна выходе одного иэ аналоговых запоминающих устройств 10 или 11,40 Первое приращение функции Х 1,И)на интервале времени с , 1хранится до окончания (1+1)-го шага интерполирования, длительность которого равна Т,в одном из аналоФ45 говых запоминающих устройств 10или 11.Второе и другие приращения функции Х (С) для (1+2)-го шага интерпо"лирования вычисляются через значе 50 ние Л Х (С +, ;+, ), полученное вконце интервала времени б , и приращения функции Х 1,; ахИ:., с.), д" х55соответствующие предыдущему (+1)-му шагу интерполирования и хранящиеся до окончания (1+1)-го шага интерполирования в аналоговых запоминающих5 13615 устройствах 10 или 11 и в аналоговых запоминающих устройствах 25 четных или нечетных цепочек5х,. (2)Второе приращение функции Х (С) , 10вычисляется на выходе сумматора 23первой или второй цепочки и эаписывается в соответствующее аналоговоезапоминающее устройство 25. Третьеприращение функции вычисляется на 15выходе сумматора 23 третьей или четвертой цепочки и записывается в соответствующее аналоговое запоминающее устройство 25.Если в текущем интервале интерполирования первое аналоговое запоминающее устройство 10 канала и аналоговые запоминающие устройства 25нечетных цепочек заряжаются (т,е,запоминают приращения функции), то 25второе аналоговое запоминающее устройство 11 канала и аналоговые запоминающие устройства 25 четных цепочек и интеграторы 27 этих цепочекучаствуют в интегрировании, В следую 30щем интервале интерполирования ихфункции изменяются: второе аналоговое запоминающее устройство 11 канала и аналоговые запоминающие усторойства 25 четных цепочек заряжаются, а первое аналоговое запоминающееустройство 10 канала и аналоговые запоминающие устройства 25 нечетныхцепочек и интеграторы 27 этих цепочек участвуют в интегрировании. 40формирование и запоминание приращений функции Х 1,(1) выполняется вследующей последовательности, Пусть,например, в процессе интегрирования( Я+1)-й шаг интерполирования дли- дтельностью Т ,) участвует второеаналоговое запоминающее устройство11 канала и четные цепочки. Тогдав течение времени от начала (3+1)-гошага интерполирования до момента 50окончания обслуживания Ь)-го интерполятора в К-м интерполяторезамкнуты ключ 7, ключи 28 нечетныхцепочек и ключ 9. Остальные ключик-го интерполятора разомкнуты, Вмоменты времени С = С , -Т-Ь)лзамыкаются на время дключ 4,подключая вход первого аналоговогозаминающего устройства 10 канала к 88 6выходу сумматора 3, и ключи 24 нечетных цепочек, подключая входы аналоговых запоминающих устройств 25 нечетных цепочек к выходам соответ" ствующих сумматоров 23 Одновременно с этим с первой группы выходоы 4 1 коммутатора 1 каналов на входы цифроаналогового преобразователя 2 поступает цифровой код значения функции Х(С ,у )е С выхода цифроаналогового преобразователя 2 соответствующее значение аналогового напряжения поступает на первый вход сумматора 3 1-го интерполятора, на второй его вход подается напряжение с выхода выходного интегратора 17, а на третий - с выхода сумматора 20 канала. Напряжение, вычисленное в соответствии с выражением (1), с выхода сумматора 3 через открытый ключ 4 по. дается на вход аналогового запоминающего устройства 10 и в течение интервала времени АТ, запоминается, Напряжения, пропорциональные второму и другим приращениям функции Х,(С), вычисленные в соответствии с (2), с выходов сумматоров 23 через открытыеключи 24 подаются на входы соответствующих аналоговых запоминающих устройств 25 нечетных цепочек и в течение этого же интервала времени запоминаются в них. После окончания интервала времени дг.1, в к-м канале размыкаются ключи 24 нечетных цепочек и ключ 4 канала, а ключ 18 замыкается. Начинается обслуживание (1+1)-го интерполятора,После того; как закончится в К-м интерпсляторе (+1)-й шаг интерполирования, на выходах 1-1 блока 21 управления изменяется цифровой код и устанавливаются значения сопротивлений цифровых управляемых сопротивлений 15,16 и 22, определяющие величину (3+2)-го шага интерполирования, т.е, Т, Одновременно с этим ключ 7, ключи 28 нечетных цепочек, ключ 9 и 18 размыкаются и замыкаются ключи 6,8 и ключи 28 четных цЕпочек, Первое аналоговое запоминающее устройство 10 канала и нечетные цепочки переходят в состояние формирования выходного сигнала - в цикл интегрирования, а четные цепочки вместе с аналоговым запоминающим устройством 11 канала - в состояние подготовки к работе, Функция Х 1, на выходе к-го канала на интервале времени 1 Е(1 , т+г) формируется713в соответствии с интерполяционнымполиномом Ньютона порядка ш: 615888 10 15 20 25 30 35 40 45 50 55 Х(С) = ХИ,) +Ъ Ь 1Ч(Блок управления 21 работает следующим образом.В блоке длительность задержки элемента 61 задержки составляет небольшую долю от длительности и одинакова для всех блоков управле- нияДлительность задержки элемента 62 задержки различна для разных блоков 21 управления и такова, что обеспечивает формирование на ее выходе сигнала, сдвинутого относительно тактового сигнала на входе 37 для блока управления первого канала на величину д С, для блока второго канала - на величину 2 Л, для блока К-го канала - на величину 1 дС, для блока и-го канала - на величину иАТ, В начальном состоянии в блоке управления первого канала регистр- счетчик 66 содержит код первого шага интерполирования (0001), триггер 43 в нулевом состоянии (на выходе 33 единичный сигнал-ключ 18 замкнут), триггер 4 в единичном состоянии(на выходе 31 нулевой сигнал, а на выходе 32 единичный сигнал - ключи 6 и 8 и разрядные ключи 28 четных цепочек разомкнуты, а ключи 7 и 9 и разрядные ключи 28 третьей и других нечетных цепочек замкнуты), триггеры 44 и 45 находятся в единичном состоянии, в блоке управления и-го канала регистр-счетчик 66 содержит код первого шага интерполирования Т , (0011), триггер 43 в нулевом состоянии (на выходе 33 единичный сигнал - ключ 18 замкнут), триггер 46 в единичном состоянии (на выходе 31 нулевой сигнал, а на выходе 32 единичный сигнал - ключи 6 и 8, разрядные ключи 28 четных цепочек разомкнуты, а ключи 7 и 9 и разрядные ключи 28 третьей и других нечетных цепочек замкнуты), триггеры 44 и 45 находятся в единичном состоянии. Пусть, кроме того, на выходе 38 первого канала достигнуто напряжение Х,о, а в аналоговых за"поминающих устройствах 10 канала и 25 первой и других нечетных цепочек запомнены приращения 4 Хд Х В Х функции Х для первого интервала интерполирования Т на выходе 38 и-го канала до( фстигнуто напряжение Х а в аналоговых запоминающих устройствах 10 канала и 25 первого и других нечетных цепочек запомнены приращения д Х, ЛХ , ,д"Х функции Х для первого интервала интерполирования Ть(Первый тактовый сигнал первого и и-каналов с входов 37, поступая через элементы ИЛИ 55 и 56 одновременно на информационный и синхронизирующий входы триггеров 43, устанавливает их в единичное состояние - нулевые выходы 33 этих триггеров управляют размыканием ключей 18 всех каналов. Этот же тактовый сигнал, пройдя элементы И 47, открывает узлы элементов И 65, через которые коды Т, и Тиз регистров счетчиков 66( (записываются в регистры 63, на выходах 34 блоков 21 соответствующих каналов устанавливаются коды, определяющие значения сопротивлений цифровых управляемых сопротивлений 15, 16 и 22, Кроме того, первый тактовый сигнал с выходов элементов И 47, поступая на счетный вход триггеров 46, устанавливает их в нулевое состояние - управляющий сигнал снимается с выходом 32 и устанавливается на выходах 31. В результате этого замыкаются ключи 6 и 8 и разрядные ключи 28 четных цепочек, а ключи 7 и 9 и разрядные ключи 28 нечетных цепочек размыкаются - в формировании выходных сигналов на шаге Т, для первого канала и шаге Т , для и-го канала участвуют первые аналоговые запоминающие устройства 10 и первая и другие нечетные цепочки, а аналоговые запоминающие устройства 11 и четные цепочки переключены в режим подготовки к работе.Этот же тактовый сигнал, пройдя элемент 61 задержки, устанавливает в нуль триггеры 44 и 45, а также, пройдя элементы И 54, вычитает из счетчиков 66 по единице, в результате в регистре-счетчике 66 блока управления первого канала устанавливается код 0000, а в регистре-счетчике 66 блока управления и-го канала - код 0010, После окончаниясигнала на выходе элемента 6 1 задержки элемент И 51 блока управленияпервого канала открывается единичным10 61588 5 10 15 20 25 30 35 40 45 50 55 9 13 сигналом на выходе элемента НЕ 58 и единичным сигналом на выходе элемента НЕ 60 (так как на выходе элемента ИЛИ 57 нуль), и триггер 45 этого блока управления устанавливается в единичное состояние, В блоке управления и-го канала элемент И 51 (после окончания сигнала на выходе элемента 61 задержки) закрыт нулевым сигналом на выходе элемента НЕ 60 (так как код регистра-счетчика 66 в этом канале не нулевой и на выходе элемента ИЛИ 57 единица) и триггер 45 остается н нулевом состоянии. Поэтому в первом канале сигнал с выхода элемента 62 задержки проходит через элемент И 50 (открытый,единичным состоянием триггера 45 и нулевым состоянием триггера 44) и формирует (в интервале времени д.С,) на выходе 40 сигнал запроса информации,Сигнал запроса информации элемента поступает на управляющий вход коммутатора каналов, который формирует синхросигнал на входе 39 блока управления первого канала и вместе с сигналом на выходе .этого канала открывает элемент И 49 и с его выхода устанавливает триггер 44 в единичное состояние, В результате перехода триггера 44 из нулевого в единичное состояние элемент И 50 в первом канале закрьвается (снимая запрос инФормации с выхода 40) и открывается элемент И 48. Сигнал с выхода последнего открывает блок 64 элементов И, через который код Т,7 поступает с1входов 42 в регистр-счетчик 66, и, пройдя через элемент И 52 (открытый нулевым состоянием триггера 46), формирует на выходе 30 управляющий сигнал, устанавливающий замкнутое состояние ключа 5 канала и ключей 24 четных цепочек. Под действием этого сигнала до окончания интервала времени 3 1 напряжение сформиро.- ванное на выходе входного сумматора 3 (первое приращение Л Х,.г) че рез замкнутый ключ 5 запоминается в аналоговом запоминающем устройстве 11, а напряжения, сформированные на выходах сумматоров 23 (приращения 7 м3 Х В Х,г), через соответствующие замкнутые ключи 24 запоминаются в аналоговых запоминающих устройствах 25 четных цепочек, После окончания сигнала на выходе элемента 62 . задержки (оканчивается интервал времени В,), сигнал с выходов 30 снимается, соответствующие ключи 5 и24 размыкаются, а задний фронт сигнала на выходе элемента И 48 устанавливает триггер 43 н нулевое состояние, поступая через элемент НЕ 59и элемент ИЛИ 55 на синхронизирующий вход, а через элемент ИЛИ 56на его информационный вход, На ныходе 33 блока управления первого канала устанавливается единичный сигнал,управляющий замыканием ключа 18. Интервал времени 4, выделенный для обслуживания и-го канала, в первом цикле Т остается неиспользованным, так как данный интервал интерполирования Тпродолжается на следующий цикл (код регистра-счетчика 66 не уменьшен до нуля, триггер 43 остался в единичном состоянии, а триггеры 44, 45 и 46 остались в нулевом состоянии, сигнал запроса информации на выходе 40 не сформирован).Второй тактовый сигнал с входа 37 устанавливает так же триггер 43 блока управления первого канала в единичное состояние (в результате ключ 18 в этом канале размыкается) и, пройдя элемент И 47 (открытый единич" ным состоянием триггера 45), с его выхода открывает блок 65 элементовИ, через который код (00,10) шага Т записывается в регистр 63 (уста 1,7навливающий на выходах 34 соответствующий код, управляющий изменением сопротивлений цифровых управляемых сопротивлений 15, 16 и 22), а также,поступая на счетный вход триггера46, переводит его из нулевого в единичное состояние (изменение состояний выходов 31 и 32, размыкает ключи6 и 8 и ключи 28 четных цепочек изамыкает ключи 8 и 9 и ключи 28 нечетных цепочек). В результате в первом канале в течение интервала времени Тлг выходная функция Х л(С) формируется из приращений этой Функции,запомненных в предыдущем цикле ваналоговом запоминающем устройстве11 канала и в аналоговых запоминающих устройствах 25 четных цепочекВ и-м канале второй тактовый сигналчерез элемент И 47 не проходит, так как он закрыт нулевым состоянием триггера 45, Кроме того, во всех каналах (в том числе в первом и и-м)второй тактовый сигнал проходит через соответствующий элемент 61 за 136 1588 12держки и устанавливает в нулевоесостояние триггеры 44 и 45, а такжепроходит через соответствующий элемент И 54 на вход вычитания соответствующих регистров-счетчиков 66,уменьшая их содержимое на единицу,В результате этого в регистрах-счетчиках 66 первого и и-го каналов устанавливаются соответственно коды0001 и 0001. Так как эти кодыне равны нулю, то во втором циклеинтервалы времени 3 с, и г С остаются неиспользованными - в концеэтого цикла триггеры 43 остаются вединичном состоянии, триггеры 45 и46 - в,нулевом.Коммутатор каналов работает следующим образом,С информационных входов 36 начальные адреса массивов дискретныхзначений соответствующих функцийзаписываются в соответствующие регистры 69, На соответствующий управ-"ляющий вход 40 шифратора 71 поступает из блока 21 управления сигналзапроса. информации, который устанав-ливает на его выходе состояние, определяющее подключение через мультиплексор 68 выходов соответствующихрегистра 69 и счетчика 70 адреса квходам блока 67 памяти, Одновременно с этим этот же сигнал запроса информации увеличивает содержимоевыбранного счетчика 70 адреса на единицу, В результате этого на первой41 и второй 42 группах выходов блокапамяти устанавливаются коды очередных координат для следующего интервала интерполирования - ординатаХ, и абсцисса Т4Сигнал запуска поступает на входэлемента ИЛИ 72, который совместно сэлементом 73 задержки является формирователем синхросигналов, которые./с выхода 39 поступают в блок управления.В дальнейшем интерполятор продолжает работать аналогично описанному.Формула и з обретения1, Многоканальный интерполятор функций, содержащий цифроаналоговый преобразователь и и каналов, каждый из которых содержит первый и второй сумматоры нелинейности, входной сумматор, первый вход которого соединен с выходом цифроаналогового преобразователя, а выход через первый и второй ключи подключен к входам соответственно первого и второго аналоговыхзапоминающих устройств, выходы которых соединены соответственно с информационными входами третьего и четвертого ключей, пятый и шестой ключи,выходной сумматор, интегратор 2 ш цепочек, состоящих каждая из сумматора, выход которого через ключ соединен с входом аналогового запоминающего устройства, интегратор, между 15 входом и выходом которого подключенразрядный ключ, входы пеРвого сумматора нелинейности соединены соответственно с выходом интегратора первойцепочки и с выходами аналоговых запоминающих устройств всех нечетныхцепочек, входы второго сумматора нелинейности подключены соответственно к выходу интегратора второй цепочки и к, выходам аналоговых запоми нающих устройств всех четных цепочек,выходы первого и второго сумматоровнелинейности соответственно черезпятый и шестой ключи подсоединенык первому входу выходного сумматора, 30 к второму входу которого подключенывыходы третьего и четвертого ключей,выход входного сумматора соединен спервыми входами сумматоров первой ивторой цепочек, причем второй входсумматора первой цепочки подключен ЗБ к выходу второго запоминающего устройства, а второй вход сумматоравторой цепочки подключен к выходупервого аналогового запоминающегоустройства, входы сумматора каждой21-й (1=2,ш) цепочки соединеныс выходом сумматора 2(1-1)-й цепочкии с выходом аналогового запоминающего устройства (2 д)-й цепочки, авходы сумматора каждой (2-1)-й цепочки (д=2 в) соединены с выходом сумматора (21-3)-й цепочки и свыходом аналогового запоминающегоустройства (2-2)-й цепочки, о тл и ч а ю щ и й с я тем, что, сцелью расширения функциональных возможностей за счет формирования функций времени с переменным шагом интерполирования, введены коммутаторканалов, а в каждый канал введеныблок управления, первое и второецифровые управляемые сопротивления,интегратор, сумматор, в каждую цепочку канала введены цифровое управ 136158810 ляемое сопротивление и дополнительный сумматор, выход которого соеди- .нен через цифровое управляемое сопротивление с входом интегратораэтой цепЬчки, входы дополнительныхсумматоров четных цепочек подключены к выходу интегратора последующейчетной цепочки и к выходам аналоговых запоминающих устройств этой ивсех последующих четных цепочек,входы дополнительных сумматоров нечетных цепочек подключены к выходуинтегратора последующей нечетной цепочки и к выходам аналоговых запоминающих устройств этой и всех последующих нечетных цепочек, выход выходного сумматора через первое ивторое цифровые управляемые сопро тивления подключены соответственно квходу выходного интегратора, выходкоторого является выходом канала исоединен с вторым входом входногосумматора канала, и к входу интегратора канала, выход которого соединенс первым входом .сумматора канала,второй вход которого соединен с вто:рым входом выходного сумматора, выход сумматора канала соединен стретьим входом входного сумматораканала, вход цифроаналогового преобразователя соединен с первой группойвыходов коммутатора каналов, информационные входы которого являютсяинформационными входами интерполятора, блок управления каждого каналасодержит четыре триггера, регистр,регистр- счетчик, два блока элементов И, два элемента задержки, восемьэлементов И, три элемента НЕ и триэлемента ИЛИ, причем тактовый входинтерполятора подключен к первымвходам первого элемента И, первогои второго элементов ИЛИ, выходы каждого из которых соединены с соответствующими входами первого триггера,выход которого соединен с управляющим входом разрядного ключа интегратора канала, тактовый вход интерполятора соединен также через первыйэлемент задержки с нулевыми входамивторого и третьего триггеров, с входом первого элемента НЕ и с входомвторого элемента задержки, выход которого подключен к первым входам второго, третьего и четвертого элементов И, выходы первого и третьегоэлементов НЕ соединены с входами пятого элемента И, выход которого под 15 20 25 ЭО 35 40 45 50 55 ключен к единичному входу третьего триггера, единичный выход которого соединен с вторыми входами первого, второго и четвертого элементов И, второй вход третьего элемента И соединен с выходом синхросигнала коммутатора каналов, а выход подключен к единичному входу второго триггера, единичный выход которого соединен с третьим входом второго элемента И, а нулевой выход подключен к третьему входу четвертого элемента И, выход которого соединен с соответствующим входом группы управляющих входов коммутатора каналов, информационные входы первого блока элементов И подключены к второй группе выходов коммутатора каналов, а управляющий вход соединен с первыми входами шестого и седьмого элементов И, вторым входом второго элемента ИЛИ и через второй элемент НЕ подсоединен к второму входу первого элемента ИЛИ, выходы первого блока элементов И соединены с информационными входами регистра- счетчика, вход вычитания которого соединен с выходом восьмого элемента И, первый вход которого соединен с выходом первого элемента задержки, выходы регистра-счетчика через третий элемент ИЛИ подключены к входу третьего элемента НЕ и к второму входу восьмого элемента И, а через второй блок элементов И соединены с входами регистра, выходы которого соединены с цифровыми входами цифровых управляемых сопротивлений канала и всех цепочек, выход первого элемен" та И соединен с управляющим входом второго блока элементов И и со счетным входом четвертого триггера, первый выход которого соединен с управляющими входами четвертого, шестого ключей канала, разрядных ключей нечетных цепочек и вторым входом седьмого элемента И, выход которого соединен с управляющими входами первого ключа канала и ключей нечетных цепочек, а второй выход триггера соединен с управляющими входами третьего и пятого ключей канала, разрядных ключей четных цепочек и вторым входом шестого элемента И, выход которого соединен с управляющими входами второго ключа канала и ключей четных цепочек.2, Интерполятор по п. 1, о т - л и ч а ю щ и й с я тем, что комму 15 136 татор каналов содержит блок памяти, мультиплексор, шифратор, элемент ИЛИ, элемент задержки, счетчики адреса, регистры адреса, входы которых являются информационными входами коммутатора каналов, а выходы вместе с выходами счетчиков адреса соединены с информационными входами мультиплексора, управляющий вход которого подсоединен к выходу шифратора, входы которого является управляющими1588 16 входами коммутатора каналов и соединены с входами счетчиков адресаи входами элемента ИЛИ, выход которого через элемент задержки соединенс выходом синхросигналов коммутатораканалов, выходы мультиплексора подключены к адресным входам блокапамяти, первая и вторая группы вы О ходов которого являются первой ивторой группами выходов коммутатораканалов,