Фазоимпульсный преобразователь

(56)У 4162 У 10 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ АВТОРСКОМУ СВИДЕТ 3665913/24-2125.12.8315.06,85, Бюл. В 22А,П. Степанов, В.И. ГригорьевШатуйов621.3.018.12 (088.8)(54) (57) 1. ФАЗОИМПУЛЬСНЫЙ ПРЕОБРАЗОВАТЕЛЬ, содержащий формировательимпульсов опорного сигнала, входомсоединенный с шиной опорного сигнала, а выходом - с первым входомпервого триггера, первый и второйформирователи импульсов измерительного сигнала, входами соединенныес шиной измерительного сигнала, авыходами - с первыми входами соответственно второго и третьего триггеров, выходы первого, второго итретьего триггеров соединены соответственно с первыми входами первого,второго и третьего синхронизаторов,выходы которых соединены соответственно с первыми входами первого,второго и третьего элементов И,выходами соединенных соответственно через первый, второй или третийделитель с вторыми входами первого,второго и третьего триггеров, второй вход первого синхронизатора соединен с вторыми входами второго итретьего элементов И и с первым выходом формирователя тактовых импуль"сов, вход которого соединен с выходом генератора тактовых импульсов,а второй выход соединен с вторыми,9011 1977 А входами второго и третьего синхро-. низаторов и с вторым входом первого элемента И, комбинационный сумматор, входы которого соединены с выходами второго и третьего элементов И, первый выход соединен через четвертый делитель с первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом комбина- . ционного сумматора, выход первого делителя через первый одновибратор соединен с управляющим входом регистра, кодовые входы которого соединены с выходами первого счетчика, о тл и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей, в него введены первый коммутатор, четвертый, пятый и шестой триггеры, второй элемент ИЛИ, второй счетчик, второй и третий одновибраторы, пять элементов И,четвертый делитель, причем первый вход9 ааь первого коммутатора соединен с вьмодом первого элемента ИЛИ и первым входом четвертого элемента И, второй вход - с выходом первого элемента И и первым входом пятого эле- Ю мента И, третий и четвертый входы соединены с выходами четвертого триггера, пятый вход соединен с выходом второго элемента ИЛИ и с вторыми входами четвертого и пятого элементов И, а выходы соединены соответственно с первым и вторым входа- юЭ ми первого счетчика, кодовые выходы которого соединены с входами второго элемента ИЛИ, а третий вход соединен с первым входом пятого триггера, через второй одновибратор соединен с первым входом шестого триг 1161977"Патент", г. Ужгород, ул. Проектная Тираж 872 ВНИИПИ Государстве по делам изобрет 3035, Москва, Ж-,35, Подпиного комитета СССний и открытийРаушская наб., д,1161977 гера и выходом первого одновибратора,а через третий одновибратор соединен с первым входом второго счетчикаи первым входом четвертого триггера,второй и третий входы которого сое"динены соответственно с выходамичетвертого и пятого элементов И, ачетвертый вход соединен с выходомшестого триггера, второй вход которого соединен с первым входом шестого элемента И и первым выходомпятого триггера, второй вход которого соединен с первым выходом четвертого триггера, а второй выходсоединен с первым входом седьмогоэлемента И, второй вход которогосоединен с вторым входом шестогоэлемента И, с вторым входом второгосчетчика и через четвертый делитель - с выходом восьмого элемента И, первый вход которого соединенс вторым входом второго синхронизатора, а второй вход соединен с выходом второго счетчика, кодовые входыкоторого соединены с кодовыми выходами регистра и управляющими выходами делителя, а кодовые выходы соедиИзобретение относится к автоматике и вычислительной технике, может быть использовано в фазовых информационно-измерительных системах, 3Известно устройство, содержащее усилители, генератор тактовых импульсов, соединенный с входами формирователя блокирующего напряжения и счетчика-делителя, подключенного че О рез последовательно соединенные формирователи синусоидальных напряжений, фазовый датчик и формирователь. фазовых импульсов к первому входу вентиля, к второму входу которого 13 .подключен выход формирователя блокирующего напряжения, а также следя= щий счетчик, синхронизатор, дешифратор и схемы.И, счетньй вход следящего счетчика соединен с выходом20 генератора тактовых импульсов, выходы разрядов следящего счетчика соединены с выходами дешифраторов, вход иены с кодовыми входами первого счетчика.2. Устройство по п,1, о т л ич а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены второй коммутатор, третий счетчик, третий элемент ИЛИ, седьмой триггер и четыре элемента И, причем первьй и второй входы второго коммутатора соединены соответственно с выходами шестого и седьмого элементов И и с первыми входами девятого и десятого элементов И, вторые, входы которых соединены с третьим входом второго коммутатора и через третий элементы ИЛИ с кодовыми выходами третьего счетчика, а выходы соединены с входами седьмого триггера, первый и второй выходы которого соединены соответственно с четвертым и пятым входами второго коммутатора и первыми входами одиннадцатого и двенадцатого элементов И, вторые входы которых соединены с выходом третьего счетчика, входы которого соединены с выходами второго коммутатора. установки в нуль следящего счетчика соединен с первым входом синхронизатора, первый вход которого соединен с выходом вентиля, второй вход - с,выходом генератора тактовых импульсов, второй выход - с первыми входами схемы И, второй вход каждой из которых соединен с выходом соответствующего дешифратора, а выход - с входом соответствующего усилителя 11 .Недостатком данного устройства являются его узкие функциональные возможности, обусловленные тем, что оно может работать только при одном виде входного сигнала.Известно устройство, содержащее формирователь импульсов опорного сигнала, входом соединенный с шиной опорного сигнала, а выходом - с первым входом первого триггера, первый и второй формирователи импульсов измерительного сигнала, входами соеди11619зненные с шиной измерительного сигнала, а выходами - с первыми входами соответственно второго и третьего триггеров, выходы первого, второго и третьего триггеров соединенысоответственно с первыми входамипервого, второго, и третьегосинхронизаторов, выходы которыхсоединены соответственно с первыми входами первого, второго 10.и третьего элементов .И, выходамисоединенных соответственно черезпервый, второй или третий делителис вторыми входами первого, второгои третьего триггеров, второй входпервого синхронизатора соединен свторыми входами второго.и третьегоэлементов И и с первым выходом)формирователя тактовых импульсов,вход которого соединен с выходом ге" рнератора тактовых импульсов, а вто"рой выход соединен с вторыми входамивторого и третьего синхронизаторови с вторым входом первого элемента И, комбинационный сумматор, входы дкоторого соединены с выходами второго и третьего элементов И, первыйвыход соединен через четвертый делител;, с первым входом первого элемен 1та ИЛИ, второй вход которого соеди-нен с вторым выходом комбинационногосумматора, выход первого делителя через первый одновибратор соединен суправляющим входом регистра, кодовыевходы которого соединены с выходамипервого счетчика, вход фазовращателяподключен к выходу источника питания, а выход - с шиной измерительного сигнала, вход счетчика соединенс выходом элемента ИЛИ И .Однако это устройство характеризуется узкими функциональными возможностями, поскольку оно не позволяет преобразовывать фаэовые сдвигив серии импульсов унитарного кода иможет работать только при одном видевходного сигнала,Цель изобретения - расширениефункциональных возможностей.Поставленная цель достигается Я тем, что фаэоимпульсный преобразователь) содержащий формирователь им-.пульсов опорного сигнала, входом соединенный с.шиной опорного сигнала, а выходом - с первым входом первого 5 триггера, первый и второй формирователи импульсов измерительного сигнала, входами соединенные с шиной из 77мерительного сигнала, а выходами - с первыми вХодами соответственно второго и третьего триггеров, выходы первого, второго и третьего триггеров соединены соответственно с первыми входами первого, второго и третьего синхронизаторов, выходы которых соединены соответственно с первыми входами первого, второго и третьего элементов И, выходами соединенных соответственно через первый, второй или третий делитель свторыми входами первого, второго и третьего триггеров, второй вход первого синхронизатора соединен с вторыми входами второго и третьего элементов И и с первым выходом фор- Эмирователя тактовых импульсов, вход которого соединен с выходом генератора тактовых импульсов, а второй выход соединен с вторыми входами второго и третьего синхронизаторов и с вторым входом первого элемента И, комбинационный сумматор, входы которого соединены с выходами второго и третьего элементов И, первый выход соединен через четвертый делитель с первым входом первого элемента ИЛИ, второй вход которого соединен с вторым выходом комбинационного сумматора, выход первого делителя через первый одно- вибратор соединен с управляющим входом регистра, кодовые входы которого соединены с выходами первого счетчика, введены первый коммутатор, четвертый, пятый и шестой триггеры, второй элемент ИЛИ, второй счетчик, второй и третий одновибраторы, пять элементов И, четвертый делитель, апричем первый вход первого коммутатора соединен с выходом первого элемента ИЛИ и первым входом четвертого элемента И, второй вход - с выходом первого элемента И и первым входом пятого элемента И, третий и четвертый входы соединены с выходами четвертого триггера, пятыйвход соединен с выходом второго элемента ИЛИ и с вторыми входами четвертого и пятого элементов И, а выходы соединены соответственно с первым и вторым входами первого счетчика, кодовые выходы которого соединены с входами второго элемента ИЛИ, а третий вход соединен с первым входом пятого триггера, через второй одновибратор соединенс первым входом шестого триггера и выходом первого одновибратора, а через третий одновибратор соединен с первым входом второго счетчика и первым входом четвертого триггера, второй и третий входы которого соединены соответственно с выходами четвертого и пятого элементов И, а четвертый вход соединен с выходом шестого триггера, второй вход которого соединен с первым входом шестого элемента И и первым выходом пятого триггера, второй вход которого соединен с первым выходом четвертого триггера, а второй выход соединен с первым входом седьмого элемента И, второй вход которого соединен с вторым входом шестого элемента И, с вто. рым входом второго счетчика и через четвертый делитель - с выходом восьмого элемента И, первый вход которого соединен с вторым входом второго синхронизатора, а второй вход соединен с выходом второго счетчика, кодовые входы которого соединены с кодовыми выходами регистра и управляющими входами делителя, а кодовые выходы соединены с кодовыми входами первого счетчика.Кроме того, в устройство введены второй коммутатор, третий счетчик, третий элемент ИЛИ, седьмой триггер и четыре элемента И, причем первый и второй входы второго коммутатора соединены соответственно с выходами шестого и седьмого элементов И и с первыми входами девятого и десятого элементов И, вторые входы которых соединены с третьим входом второго коммутатора и через третий элемент ИЛИ - с кодовыми выходами третьего счетчика, а выходы соединены с входами седьмого триггера, первый и второй выходы которого соединены соответственно с четвертым и пятым входами второго коммутатора и первыми входами одиннадцатого и двенадцатого элементов И, вторые входы которых соединены с выходом третьего счетчика, входы которого соединены с выходами второго комму" татора. На фиг . 1 изображена блок-схема фазоимпульсного преобразователя на фиг,2 - временные диаграммы, поясняющие его работу,Устройство содержит формирователь 1 импульсов опорного сигнала, входом 5 10 15 20 25 30 35 40 50 55 соединенный с шиной опорного сигнала, а выходом - с первым входомтриггера 2, формирователи 3 и 4 импульсов измерительного сигнала, входами соединенные с шиной измерительного сигнала, а выходами - с первымивходами триггеров 5 и 6 соответственно, выходы триггеров 2,5 и 6соединены соответственно с первымивходами синхронизаторов 7-9, выходыкоторых соединены соответственно спервыми входами элементов И 10-12,выходами соединенными соответственно через делитель 13-15 с вторымивходами триггеров 2,5 и 6, второйвход синхронизатора 7 соединен свторыми входами элементов И 11 и 12и первым выходом формирователя 16тактовых импульсов, вход которогосоединен с выходом генератора 17тактовых импульсов, а второй выходсоединен с вторыми входами синхронизаторов 8 и 9 и вторым входом элемента И 10, комбинационный сумматор 18, входы которого соединеныс выходами элементов И 11 и 12,первый выход соединен через делитель 19с первым входом элемента ИЛИ 20,второй вход которого соединен с вторым выходом сумматора 18, выход делителя 13 через одновибратор 21 соединен с управляющим входом регистра22, кодовые входы которого соединеныс выходами счетчика 23, первый входкоммутатора 24 соединен с выходомэлемента ИЛИ 20, и первым входом элемента И 25, второй вход в . с выходомэлемента И 10 и первым входом элемента И 26, третий и четвертый входы соединены с выходами триггера 27,пятый вход соединен с выходом элемента ИЛИ 28 и с вторыми входами элементов 25 и 26 а выходы соединенысоответственно с первым и вторымвходами счетчика .23, кодовые выходыкоторого соединены с входом элемента ИЛИ 28, а третий вход соединен спервым входом триггера 29, через одновибратор 30 - с первым входомтриггера 31 и выходом одновибратора 21, а через одновибратор 32 соединен с первым входом счетчика 33 ипервым входом триггера 27, второйи третий входы которого соединеныс выходами элементов И 25 и 26, ачетвертый вход соединен с выходомтриггера 31, второй вход которогосоединен с первым входом элемента И= - =21щ ОСр 34 и первым выходом триггера 29, второй вход которого соединен с первым выходом триггера 27, а второй выход соединен с первым входом элемента И 35, второй вход которого 5 соединен с вторым входом элемента И 34, с вторым входом счетчика 33 и через делитель 36 соединен с элементом И 37, первый вход которого соединен с вторым входом10 синхронизатора 8, а второй вход соединен с выходом счетчика 33, кодовые входы которого соединены с кодовыми выходами регистра 22 и управляющими входами делителя 36, 15 а кодовые выходы соединены с кодовыми входами счетчика 23, первый и второй входы коммутатора 38 соединены соответственно с выходами элементов И 34 и 35 и первыми О входами элементов И 39 и 40,вторые входы которых соединены с третьим входом коммутатора 38 и через элемент ИЛИ 41 - с кодовыми выходами счетчика 42, а выход соединен с 5 входами триггера 43, первый и второй выходы которого соединены соответственно с четвертым и пятым входами коммутатора 38 и первыми входами элементов И 44 и 45, вто рые входы которых соединены с выходом счетчика 42, входы которого соединены с входами коммутатора 38.Преобразователь работает следующим образом.Формирователь 16 тактовых импульсов формирует две последовательности чередующихся тактовых импульсов (ТИ 1 и ТИ 2),длительность которых равна длительности импуль сов генератора 17 импульсов, а частота на его выхоДах Равна Ети= ЕТИ = Егдгде Е , и Е- частота первой ивторой последовательности тактовых импульсовТИ 1, ТИ 2Е - частота генератора 17 импульсов. 50Импульсы последовательности ТИ 1 подаются на входы синхронизаторов 8 и 9 и вход элемента И 10, а импульсы последовательности ТИ 2 - на входы элементов И 11 и 12 и на вход син хронизатора 7. Формирователи 1 и 3 формируют короткие импульсы соответственно (фиг.2 д,о) в момент измене 8ния входного сигнала (фиг.23, ) от отрицательного значения в положительное, а формирователь 4 - наоборот - при изменении входного сигнала от положительного значения к отрицательному (фиг.2). Триггеры 2, 5 и 6, выходной сигнал с которых подается на соответствующие входы синхронизаторов 7-9, обеспечивают прохождение целых импульсов через элементы И 10-12 при подаче на одни входы триггеров 2,5 и 6 импульсов с соответствующих формирователей 1,3 и 4 на их другие входы - импульсов переноса с выходов делителей 13-15 соответственно. На выходах элементов И 10-12 получаются пачки импульсов (фиг.2 е,ж,) при количестве импульсов в пачках, равном коэффициенту деления делителей 13-15.Частота генератора 17 импульсов и коэффициент деления делителей 13-15 при заданной частоте опорного сигнала выбираются, исходя из требуемой дискретности преобразования " фазы из соотношения где И - коэффициент деления дели. телей 13-15;Е - частота опорного сигнала. Сигнал (фиг.28) с выхода элемента И 10 подается на соответствующий вход коммутатора 24 и вход элемента И 26. Сигналы с элементов И 11 и 12 подаются на суммирующие входы комбинационного сумматора 18. Сигналы с его выходов подаются на первый вход элемента ИЛИ 20 через делитель 19 частоты, а на второй - непосредственно. Результирующий сигнал (фиг.2 Ы с выхода элемента ИЛИ 20 подается на другой вход коммутатора и йа первый вход элемента И 25 и представляет собой последовательность па.чек отсчетных импульсов, следующих одна за другой, при частоте импульсов в пачках, равной Е /2, Коммутатор обеспечивает коммутацию входных импульсов на входы "+" или "-" реверсивного счетчика 23 в зави. симости от наличия в нем числа и состояния триггера 27, определяющего знак этого числа в соответствии с логикой, приведенной в табл.1.Последовательность импульсов ТИ 1 че-.рез второй вход элемента И 37 подается на вход делителя 36 частоты спеременным коэффициентом деления, ас его выхода - на первые входы эле" 5ментов И 34 и 35 и на вычитающийвход счетчика 33. Когда число счетчика 33 равно нулю, и уровеньсигнала на его входе соответствуетлогическому "О", на его вычитающем. 1 Овыходе сигнал также соответствуетуровню логическому "О", которыйподается на первый вход элемента И 37, обеспечивая запрет.прохождения импульсов на вход делителя И36 частоты, При наличии числа всчетчике 33 на его вычитающем выходе сигнал соответствует уровнюлогической "1", обеспечивая прохождение импульсов последовательности 20ТИ 1 через элемент И 37Код с выхода счетчика 33 поступает на кодовыевходы счетчика 23. Сигнал выходатриггера 27 поступает на входтриггера 29, сигнал с его выходов 23поступает на вход элемента И 35,на вход элемента 34 И и на входтриггера 31. Сигнал с выхода триггера 31 поступает на второй входтриггера 27. Таким образом, импульсом сигнала (фиг.2 к), поступающим с одновибратора 21 на вход регистра 22 и вход триггера 31, переписывается результат отсчета изсчетчика 23 в регистр 22 и знак из 33триггера 29 в триггер 31, импульсом сигнала (фиг.2), постулающим содновибратора 30 на соответствующийвход счетчика 23 и вход триггера 29,переписывается число из счетчика 33 щв счетчик 23 и знак из триггера 27в триггер 29; импульсом сигнала(фиг.2 в), поступающим с одновибратора 32 на соответствунащй входсчетчика 33 и вход триггера 27,переписывается число иэ регистра 22в счетчик 33 и знак из триггера 31в триггер 27. Импульсы (фиг.2 к,л,м )соответственно с одновибратора 21,30 и 32 занимают промежуток времени между импульсами ТИ 1 и ТИ 2,следуя в каждом отсчетном периодесразу за последним отсчетным импульсом ТИ 1 с делителя 13 частоты.При значениях Й с -Я- за каж- ффос Ю,дый период отсчета код числа,залисанный в счетчик 33, равен количеству импульсов, поступающих на его вычитающий вход с вьиода делителя 36, причем при значениях Гв я запрещающий потенциал, подаваемый с вычитающего выхода счетчика 33 на вход элемента И 37, обеспечивает запрет прохождения на время +ьТ лишних импульсов ТИ 1 на вход делителя 36 частоты до смены кода на его информационных вхо" дах и записи кода в счетчике 33 следующим импульсом записи (фиг.2 а) . При этом код, соответствующий нулю, с выхода счетчика 33 сигналом (фиг.2 л) записывается в счетчик 23 и отсчет изменения фазы следующего периода происходит относительно нуля.тьПри значениях Еос -код, занесенный в счетчик 33, за период отсчета не успевает на время -ЬТос быть скомпенсированным - остаток с его выхода вновь записывается в счетчик 23 сигналом (фиг.2 л), а знак в триггер 27 - сигналом (фиг.2 а). Таким образом, в этом случае отсчет изменения фазы следующего периода происходит относительно введенного остатка со своим знаком, и потери информации не происходит.Как следует из временных диаграмм при изменении фазы измерительного сигнала относительно опорного в сторону отставания или опережения на величину 2 й, количество импульсов, выходящих с элемента И 33 или соответственно элемента И 34 равно коэффициенту деления делителей 13- 15, следовательно, одному выходному импульсу с этих элементов сооветствует изменение фазы, равное Йй: Я где % - дискретность отсчета изменения фазы.Таким образом, преобразователь обеспечивает преобразование изменения фазы в количество импульсов унитарного кода в случае корректного задания входных сигналов.В случае некорректного задания входных сигналов, когда имеются колебания измерительного сигнала относительно опорного, на выходах преобразователя, соответствующих этим колебаниям, поочередно появляются импульсы, влияющие на качество работы подключенных внешних устройств. С целью устранения этого недостатка13 1161 и согласования по дискретности отсчета изменения фазы с внешним устройством сигналы с выходов элементов И 35 и 34 подаются соответственно на входы коммутатора 38 и первые входы элементов И 39 и 40, а на вторые их входы подается сигнал с выхода элемента ИЛИ 41,Коммутатор 38 коммутирует сигналы на входы реверсивного счетчика 10 42 и с его импульсного положительного выхода - на входы элементов И 44 или 45 в зависимости от подачи входного сигнала, состояния триггера 43 на момент подачи входного 15 сигнала и наличия числа в счетчике 42 соответствии с логикой, приведенной в табл.2.Дискретность отсчета изменения Фазы при этом на выходах элементов 44 и 45 становится равной2 л)11111).где И - коэ 1 фициент деления счет-25чика 42.Как видно из полученных данных, если количество импульсов, поочередно приходящих на входы коммутатора 38 меньше емкости счетчика 42, то на выходах элементов И 44 и 45 их нет. Импульсы на выходах элементов И 44 и 45 появляютСя в виде переполнений счетчика 42 и знаком, определяемым триггером при переходе счетчика 42 через нуль с приходом первого импульса на вход коммутатора 38.Максимальная угловая скорость изменения Фазы в предлагаемом преОЧобразователе ым. = определяется как максимально допустимое изменение фазы измерительного сигнала, 1 977 14равное Я 2 за время Т/2 опорного сигнала. Исходя из этого ) макс =7 ггТ ОсТаким образом, Фазоимпульсный преобразователь позволяет осуществлять преобразование изменения Фазы в количество импульсов унитарного кода с коммутацией их по двум выходам в соответствии со знаком изменения фазы в случае корректного и некорректного задания входных сигналов и при отклонении частоты опорного сигнала от номинального значения, что значительно повышает его функциональные возможности.Предлагаемый Фазоимпульсный преобразователь может найти широкое применение для контроля и регулирования в Фазовых системах, ЧПУ, например для целей графического контроля управляющих программ, записанных на магнитной ленте, посредством оборудования, состоящего из интерполятора НЗЗ графопостроителя АПи устройства записи УЗК, обеспечивающего косвенный графический контроль управляющих программ, записанных на магнитной ленте, за счет подачи импульсно-числового кода с интерполятора на графопостроитель. Фазоимпульсный преобразователь обес-. печивает прямой графический контроль управляющих программ, записанных на магнитной ленте, при подключении его входа к головке воспроизведения, а выхода - к входу графопостроителя, При этом контроль может производиться как в процессе записи, так и повторный контроль. Скорость протягивания магнитной ленты при повторном контроле может быть увеличена более чем в. 10 раз по сравнению со станочной.1161977 15 16 Т а блица 1 Режим Сигналы на входах Состоя- Число вкоммутатора 24 ния триг- счетчике 23гера 27+.игналы на входах счетчика 23 О=О ЮО ФО ФО фО ТВ блица 2 Число в счетчике 42 Режим=О О 9 4 Сигналы на входе коммутатора 38 49 48 Состояниятриггера 43Ч Сигналы на входах счетчика 42