Устройство для измерения отклонения частоты от номинального значения

(54)НЕНИЯЧЕНИЯ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕТЕЛЬС 3898226/24-2122 ь 05.8515.05.87. Бюл, У 18В.Л.Чураков, Е.Д.Мо.Токарев681.317(0888) ТРОИСТВО ДЛЯ ИЗМЕРЕНИЯ ОТКЛОЧАСТОТЫ ОТ НОМИНАЛЬНОГО ЗНА(57) Устройство для измерения отклонения частоты от номинального значения содержит генератор, секционированную линию задержки, регистры,сумматор количества единиц, блоки вычислителей, элемент ИСКЛ 10 ЧАОПЕЕ ИЛИ,элементы И, элементы НЕ, триггеры,счетчики, накапливающий сумматор,элемент ИЛИ, блок деления и регистрсдвига. Устройство имеет расширенныйдинамический диапазон измеряемых часто. В описании изобретения приведеныэлектрические схемы блоков вычислителей и распределителя. 2 з.п. ф-лы,1311027 Составитель Ю.ШишкинТехред И.Ходанич Корректор М.Пож Редакт иткина Заказ 1903 56 оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ВНИИПИ по д 113035, Подписномитета СССРткрытийая наб д 4/5 Тираж 902сударственного коам изобретений исква, ЖРаушсИзобретение относится к измерительной технике и может быть использовано в системах обработки информации,Целью изобретения является расширение динамического диапазона измеряе.мых частот.На Фиг.1 представлена Функциональная схема устройства измерения отклонения частоты от номинального значения; на фиг.2 - функциональная схема блока вычислителей; на Фиг.З ".диаграмма перемещения фаэ генератораи входного сигнала в зависимости отвремени.Устройство содержит генератор 1,секционированную линию 2 задержки,регистры 3 и 4, сумматор 5 количества единиц, блоки 6 и 7 вычислителей,элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, элементИ 9, элементы НЕ 10 и 11, элемент И12, триггеры 13 и 14, элементы И 1517, триггер 18, элемент НЕ 19, счетчик 20, элемент И 21, триггеры 22 и23, накапливающий сумматор 24, счетчик 25, элемент ИЛИ 26, блок 27 деления, регистр 28 сдвига, элементИ 29.Блоки 6 и 7 вычислителей фиг,2) 30 содержат распределитель 30 импульсов, регистры 31.1 и 312 функциональное ПЗУ 32. В состав распределителя ЗО входят сдвиговый регистр 33, элемент НЕ 36, триггер 37, элементы.И 34 и 35,35 триггер 38 и элементИ 39, входная 40 и выходная 41 шины устройства. Выход генератора 1 соединен с первыми входами первого 21 и второго 15 элементов И, тактовыми входами первого 13, второго 14, третьего 22 и четверторого 23 триггеров, с вторыми входами первого 6 и второго 7 блоков вычислителей, с тактовым входом регистра 28 сдвига и входом секционированной линии 2 задержки, выводы секций которой подключены к тактовым входам триггеров 3 регистра, информационные П-входы которых соединены между собой и подключены к входной шине 40 устройства, а прямые выходы соединены с информационными входами 4 регистра, информационные выходы которого подключены к информационным входам первого сумматора 5, вход СБ "Выбор кристалла" которого соединен с шиной уровня 0, а информационные выходы подключены к группе четвертых входов первого 6 и второго 7 блоков вычис-. лителЕй, причем прямой выход первогосоединенного с первым выводом линиизадержки триггера регистра 3 соединенс первыми входами элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, третьего элемента И 9 ивходом первого элемента НЕ 10, а прямой выход последнего триггера регистра 3 подключен к вторым входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, третьегоэлемента И 9 и входу второго элемента НЕ 11, выход элемента ИСКЛЮЧАЮЩЕЕИЛИ 8 соединен с вторым входом второго элемента И 15 и первыми входамичетвертого 16 и пятого 17 элементовИ, а выход второго элемента И 15 подключен к тактовому входу регистра 4,выход третьего элемента И 9 соединенс В-входом первого триггера 13, прямой выход которого подключен к второму входу четвертого элемента И 16,выходы первого 1 О и второго 11 элементов НЕ соединены соответственно спервым и вторым входами элемента И 12,выход которого подключен к П"входувторого триггера 14, прямой выход которого соединен с вторым входом пятого элемента И 17, третьи входы четвертого 16 и пятого 17 элементов Иподключены к второму входу первогоэлемента И 2 и инверсному выходу пя"того триггера 18, П- и С-входы которого соединены с выходом третьегоэлемента НЕ 9, вход которого подключен к выходу старшего разряда первого счетчика 20, информационные выходыкоторого соединены с третьей группой.входов первого 6 и второго 7 блоковвычислителей, третьи выходы первого6 и второго,7 блоков вычислителейподключены к входам установки в "0"соответственно третьего 22 и четвер"того 23 триггеров .0-входы которыхсоединены с выходами соответственночетвертого 16 и пятого 17 элементовИ,.прямые выходы третьего 22 и четвертого 23 триггеров подключены кпервым входам соответственно первого6 и второго 7 блоков вычислителей, аинверсные выходы третьего 22 и четвертого 23 триггеров соединены соответственно с первым и вторым входамиэлемента И 29, третий вход которогоподключен к прямому выходу пятоготриггера 18, а выход элемента И 29соединен с входом обнуления регистра28, первый выход которого подключенк входу СБ блока 27 деления., а второйсоединен с входом установки в О" пя 3 13110 того триггера 18, входами обнуления второго сумматора 24 и второго счетчика 25 и пятыми входами первого 6 и второго 7 блоков вычислителей, первые группы выходов которых соединены с информационными входами второго сумматора 24, тактовый вход которого соединен са счетным входом второго счетчика 25 и выходом элемента ИЛИ 26, входы которого подключены к вторым 10 выходам первого 6 и второго 7 блоков, вычислителей, информационные выходы второго сумматора 24 соединены с первой группой входов блока 27 деления, вторая группа информационных входов 15 которого подключена к информационным выходам второго счетчика 25, а выходы блока деления являются выходами 41 устройства, причем счетный вход первого счетчика соединен с выходом перваго элемента И 21 Блок вычислителей содержит распределитель 30 импульсов, первый и второй входы которого соединены с первым 25 и вторым входами блока вычислителей, а пятый вход подключен к третьему входу распределителя 30, первый и второй выходы которого соединены с тактовыми входами соответственно ре гистров 31.1 и 31.2, информационные выходы которых подключены к информационным входам функционального ПЗУ 32, вход СЯ которого соединен с третьим выходом распределителя 30, а выходы подключены к первой группе выходов блока вычислителей, четвертый и пятый выходы распределителя 30 соединены соответственно с вторым и третьим выходами блока вычислителей, третья группа входов которого подключена к первым группам входов регистров 31.2 и 311, вторые группы входов которых соединены с четвертой группой входов блока вычислителей. 45В состав распределителя 30 входит регистр 33, вход обнуления которого соединен с первым входом распределителя, второй вход которого подключен . к тактовому входу регистра 33, первый 50 выход которого соединен с первыми входами восьмого 34 н девятого 35 элементов И и через четвертый элемент НЕ 36 с тактовым и информационными входами шестого триггера 37, прямой и инверсный выходы которого подключены к вторым входам соответственна восьмого 34 и девятого 35 элементов И, выходы которых соединены сзначения заключается в следующем.Примем значение номинальной,частоты равным Е , а измеряемой - Е . При этом периоды этих частот определяются как1 1Т = - и То(1)За период Т, расхождение передних фронтов этих колебаний составит величину Т, - То, если первоначальные фазы этих колебаний были одинаковы, Через времярасхождение передних фронтов двух колебаний составит 6 Т, а .так как нарастание разности фаз происходит по линейному закону, то справедлива зависимостьТ,-ТдТС учетом (1) получаем(2) Г = (1 -) ЕДТофТак как величина отклонения частоты от номинального значенияье=, - (3)ЬГ= -- КЬТ(4)оИэ зависимости (4) следует, что для нахождения величины отклонения частоты ат номинального значения необходимо определить перемещение переднего фронта колебания входного сигнала ДТ за определенный интервал времени С, а частота Й является известной,Для решения поставленной задачи используется генератор с сеткой сдвинутых по фазе колебаний, Это достигается последовательным соединением вторым и первым входами распределителя 30, а выход восьмого элемента И 34 подключен к единичному входу седьмого триггера 38, инверсный выход которого соединен с третьим выходом распределителя 30, четвертый выход которого подключен к выходу десятого элемента И 39, первый и второй входы которого соединены соответственно с прямым выходом шестого триггера 37 и вторым выходом четвертого регистра 33, третий выход которого подключен к входу установки в ноль седьмого 38 триггера и пятому выходу распределителя 30, третий вход которого соединен с входом установки в ноль шестого триггера 37.Техническая сущность измерения отклонения частоты от номинального131102 Это достигается путем использования регистра на базе )(-триггеров, у 1 О которых на )1-входы подается входной сигнал, а на С"входы - сигналы с отводов линии задержки. При этом первый триггер регистра, который содержит единицу и на котором заканчивается ряд триггеров, .содержащих нули, и начинается ряд триггеров, содержащих единицы, определяет номер отвода линии задержки, сигнал с которого совпадает по Фазе с входным сигналом. Аналогичное измерение производится через время й, после чего определяется разность,фаэ входного сигналамежду этими измерениями ЬТ и по фор муле (4) определяется ЬГ.Сетка сдвинутых по Фазе сигналовноминальной частоты создается за счетспециального выбора частоты генератора, входящего в состав устройства:Тго То (5)где Т - период генератора устройства;То - период номинальной частоты;со - коэффициент отклонения час 35тоты генератора от номинальной частоты.3Примем, например, величину,06 =: - ,Начальная разность фаз генератораи предполагаемого генератора номинальной частоты равна й (точка А нафиг.З). Спустя один период внутренне"го генератора разность фаз составитвеличинушоо С +(1+ - )Т - Т(точка Б на фиг.З).Аналогично после первых пяти периодов величина сдвиг фаз достигаетвеличиныСшой й + 5(1+ в ) Т - То тоо 14(точка А на Фиг,3),Сдвиг фаэ между точками А и А1(фиг.З) составляет 1/14 Т При этом время между двумя этимимоментами определяется как= 30 Тг107 - 1)Тг б55 = 19 Тг + 4( = 19 (1 + Э/14)То +4 с генератора и секционированной линиизадержки с отводами. При этом нахождение начальной фазы входного сигнала сводится к определению, между какими сигналами номинальной частоты,с отводов линии задержки, находигсяпередний фронт входного сигнала. 7 6На основании изложенного вьппе получаем для точек 6-9гб "о + 4/14 Т= о + 7/14 Т3 0 )О/) То 9С , + 13/14 ТКак показано на фиг.З и по реэульта(там расчета, точки А и А , Б и БВ и В , Г и Г , Д и Д сдвинуты поотношению друг к другу на величину1/)4 ТДесятый период внутреннего генератора имеет сцвиг фазы(Фиг,З, точка А" ),Сдвиг по фазе между точками А иА составляет2 1 1С + - Т - 1 -- Т = - Т4 о о 14 о =14 офт.е. точки А и А также смещены по(Фазе на 1/)4 часть периода номинальной частоты.(Аналогично точки А и А , Б и БВ и В , Г и )( , Д и Д такжесдвинуты по фазе на величину 1/14 Тпричем Фаза точки Д совпадает с фазой точки А, следовательно, по результатам расчета и построения слеп( (идует, что фазы точек А и Б, Б и-,В, В и Г, Г и Д совпадают и процесс повторяется,С целью пояснения воэможности определения отклонения частоты от номинального значения с помощью сеткисдвинутых частот на фиг,З показанграфик изменения фазы входного сиг- .нала, где К 1. - прямая линия, соединяющая положение фазы переднего фронта входного сигнала.Прямая КЕ пересекает метки около11-го периода внутреннего генератораи около 30-го периода,Примем длительность шага линиизадержки равной 7 . На 11-м периоделиния К) пересекает 6-й шаг линии задержки, другими словами, фронт входного сигнала приходится между фронтами сигналов с 6-го и 7-го отводовлинии задержки, а на 30-м периоде пересекает 1 О-й шаг линии задержки. Определение перемещения фазы входного сигнала за времяосуществляется следующим образом, 131102750 55 Определяется фаза первой точки на 11-м периоде. При этом через 5 периодов фаза увеличивается на 1/14 Т , а за одйн период на 3/14 То. Так как 11-й период можно записать как 2 ф 5 +1, то сдвиг фазы первой точки без учета ;смещения за счет отводов линии задержки равен 1 3 ДТ =С +2 - Т + - Т 14 о 14 о+То 14 оа с учетом сдвига до 6-го отвода линии задержки этот сдвиг фаз в результате равен5дТ =дТ +6= + - Т +6 о1о 14 оРасчет фазы второй точки производится аналогично, только дополнительно принимается во внимание то, что 14 периодов внутреннего генератора сохраняют сигналу первоначальную фазу.Тридцатый период равен 30=2 14+2, следовательно3 6 дТ =й +2 -Т = + - То 14 о о 14 оС учетом смещения до 11 отвода линии задержки получаем 1 6ДТ =ДТ + 11 о =+ - Т + 11 о,2 г о 14 оРезультирующее перемещение Фазывходного сигнала за время е равно1дт = дт - дТ = - т + 5 о,14 оПодстановка полученных значенийЬ Т и С в формулу (4) позволяет определить величину дЕ отклонения частоты от номинального значения.Аналогичный расчет можно произвести применительно к заднему фронтувходного сигнала, график измененияФазы которого приведен в виде прямойММ на Фиг.3.Устройство для измерения отклонения частоты от номинального значенияработает следующим образом,Измерение отклонения частоты отноминального значения осуществляетсяна определенном отрезке времени 1,длительность которого определяетсявременем переполнения счетчика 20.Период следования импульсов генератора 1 выбирается в соответствии сФормулой (5).Входной сигнал поступает на информационные входы Р-триггеров регистра 5 10 15 20 25 30 35 40 45 3, на синхронизирующие входы которыхпоступают импульсы генератора 1 с отводов линии задержки 2,РегистР 3 фиксирует попадание какого-либо фронта входного сигналамежду Фронтами сигналов, формируемыхна отводах линии задержки 2.Для обеспечения фиксации состояниякрайних триггеров регистра 3 анализируются элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 8,который формирует сигнал на выходепри противоположных значениях уровнейвходных сигналов, кроме того, на тригьгерах 13 и 14 запоминается состояниекрайних триггеров регистра 3 до ихнеравнозначности.Если до несовпадения оба крайнихтриггера регистра 3 находились в единице, то отперт элемент И 9 и в триггер 13 записывается единица; если жекрайние триггеры регистра 3 находились в нулевом состоянии, то отпирается элемент И 12 и единица записывается в триггер 14.Следовательно, если триггер 13 находится в единичном состоянии и навыходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 единичный уровень сигнала, это значит,что зафиксирован фронт спада входногосигнала, а если в единичном состояниинаходится триггер 14, то фиксируетсяфронт нарастания входного сигнала.При срабатывании элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 через элемент И 15 осуществляется запись информации в регистр 4, за счет чего фиксируется состояние регистра 3 в момент нахожденияодного иэ фронтов входного сигналамежду фронтами сигналов, поступившихс отводов линии задержки 2. Состояниетриггеров регистра 4 анализируетсясумматором 5 количества единиц (кото-.рый может быть выполнен, например,на базе микросхем ПЗУ типа К 556 РТ 7).Сумматор формирует на выходе двоичный код, значение которого равноколичеству единиц в регистре 4.Сумма единиц в регистре 4 необходима для определения коэффициента нри величинеСчетчик 20 подсчитывает и оцифряет количество периодов генератора При переполнении счетчика 20 триггер 18 устанавливается в единичное состояние и устройство отрабатывает результирующее значение отклонения частоты от номинального значения на онределеннам отрезке времени.5 О 15 20 25 Таким образом, в результате первого срабатывания элемента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 8 в регистр 31.2 блока вычислителей записываются параметры первого пересечения фронта входного сигПри нахождении триггера 8 в нулевом состоянии в момент срабатыванияэлемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 отпираются элементы И 16 и 17 и триггеры 22и 23 устанавливаются в единичное состояние в зависимости от того, какойиз триггеров 13 или 14 находится вединичном состоянии.Триггер 22 запускает блок 6 вычислителей, который осуществляетрасчет величины отклонения частотыот номинального значения по перемещению фазы Фронта спада входного сигнала, а триггер 23 запускает блок 7йычислителей, который рассчитываетту же величину по перемещению Фазыфронта нарастания входного сигналаБлоки 6 и 7 вычислителей имеют одинаковую структуру и работают аналогично.При поступлении на первый входблока вычислителей сигнала запусканачинает работать распределитель 30импульсов (Фиг.2), на вход которогопоступает тактовая частота с второговхода блока вычислителей, подключенного к выходу генератораСдвиговый регистр 33, входящий всостав распределителя 30 импульсов,формирует сдвинутые во времени импульсы на своих выводах. Импульсомначального сброса с пятого входа блока вычислителей через третий входраспределителя 30 импульсов триггер37 переключается в нулевое состояние,в результате чего первый импульс сосдвигового регистра 33 проходит через элемент И 35 на синхронизирующийвход регистра 3,2, через информационные входы которого в регистр; записывается код номера периода генератора 1 с выхода счетчика 20 и суммаколичества единиц с выхода регистра 4,Далее сдвиговый регистр 33 форми-рует импульс на втором выходе, который через пятый выход распределителяи третий выход блока вычислителейпоступает на входы установки в нольтриггеров 22 или 23, один из которых(по потенциалу которого был запущенблок вычислителей) переключается внулевое состояние,нала и фронтов сигналов с выводов линии 2 задержкиПри повторном за время счета счетчика 20 срабатывании элемента ИСКЛЮЧА 1 СЩЕЕ ИЛИ 8 и запуске на расчет этого же блока вычислителей триггер 37 находится в единичном состоянии, При этом первый импульс со сдвигового регистра 33 проходит через элемент И 34 на синхровход регистра 31,1.В этот регистр производится запись параметров второго и каждого последующего пересечений фронта входного сигнала с Фронтами сигналов с отводов линии 2 задержки, а именно номер периода генератора 1 и сумма количества единиц регистра 4,Информация, записанная в регистры 31.1 и 31.2, используется для расчета величины отклонения частоты от номинального значения ЬЙ.Результат этого расчета считывается из функционального ПЗУ 32, в которое предварительно записываются результаты расчета для возможных исходных данных, которые для этого ПЗУ являются адресами, т,е. содержимое регистров 31,1 и 31.2 есть адреса ячеек ПЗУ 32, в которых записаны результаты расчета величин ЬХ по данным номеров периодов и количеству пересеченных сигналов с линии 2 задержки. Сигналом с. выхода элемента И 34 в единичное состояние устанавливается триггер 38, который Формирует сигнал "Выбор кристалла" на функциональное ПЗУ 32, Импульс с второго вывода сдвигового регистра 33 через элемент И 39.поступает через четвертый выход распределителя 30 и второй выход блока вычислителей, а также элемент ИЛИ 26 на запускающий вход накапливающего сумматора 24 и на счетный вход счетчика 25. При этом каждый результат расчета Л Г суммируется на накапливающем сумматоре 24 с предыдущими результатами, а счетчик 25 подсчитывает количество таких суммирований.При переполнении счетчика 20 триггер 18 переключается в единичное состояние, при котором запираются элементы И 16 и 17, запрещая установку в единичное состояние триггеров 22 и 23.По окончании расчета в блоке вычислителей переключается в нулевое состояние соответствующий триггер 221311027 12 или 23, в результате чего элемент И29 отпирается и запускается регистр28 сдвига. Импульсом с первого вывода регистра 28 сдвига срабатываетблок 27 деления, который осуществляет деление содержимого накапливающегосумматора 24 на содержимое счетчика25, т.е. осуществляется усреднениерезультатов расчета путем их суммрования и деления на количество произведенных расчетов. Блок 27 деления может быть выполнен на ПЗУ, причем выходы накапливающего сумматора 24 счетчика 25 являются адресными входами ПЗУ, ауправляющий сигнал регистра сдвига 28 входом "Выбора кристалла".Импульс со второго вывода регистра сдвига 28 обнуляет накапливающий сумматор 24 и счетчик 25, а также устанавливает в нулевое состояние триггер 18 устройства и триггер 3 распределителя 30.При этом устройство оказывается в исходном состоянии и готово для осуществления дальнейших измерений,Формула изобретения Устройство для измерения от.клонения частоты от номинального значения, содержащее первый элемент И, выход которого соединен со счетным входом первого счетчика, о т л и - ч а ю щ е е с я тем, что, с целью расширения динамического диапазона измеряемых частот, в нега дополнительно введены генератор импульсов, секционированная линия задержки, два регистра, два сумматора, два блока вычислителей, элемент ЙСКЛЮЧАЮЩЕЕ ИЛИ, шесть элементов И, три элемента НЕ, пять триггеров, счетчик, элемент ИЛИ, блок деления, регистр сдвига, выход генератора импульсов соединен с первыми входами первого .и второго элементов И, тактовыми входами первого, второго, третьего и четвертого триггеров, с вторыми входами первого и второго блоков вычислителей, с тактовым входом первого регистра сдвига и входом секционированной линии задержки, выводы секций которой подключены к тактовым входам триггеров регистра, информационные Р-входы кото- .рых соединены между собойи подключены к входной шине устройства, а прямые .,выходы соединены с информационными входами второго регистра, информационные выходы которого подключены кинформационным входам первого сумматора вход СЯ которого соединен сшиной уровня логического нуля, а информационные выходы подключены к группе четвертых входов первого и второгоблоков вычислителей, причем прямойвыход первого триггера первого ре гистра соединен с первыми входамиэлемента ИСКЛ 10 ЧАЮЩЕЕ ИЛИ, третьегоэлемента И и входом первого элементаНЕ, а прямой выход последнего триггера первого регистра подключен к вто рым входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,третьего элемента И и входу второгоэлемента НЕ, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входомвторого элемента И и первыми входамичетвертого и пятого элементов И, а:выход второго элемента И подключен ктактовому входу второго регистра, выход третьего элемента И соединен сР-входами первого триггера, прямойвыход которого подключен к второмувходу четвертого элемента И, выходыпервого и второго элементов НЕ соединены соответственно с первым и вторым 30входами шестого элемента И выход коУторого подключен к Р-входу второготриггера, прямой выход которого соединен с вторым входом пятого элемента И,третьи входы четвертого и пятого элементов И подключены к второму входу 35 первого элемента И иинверсному выходупятого триггера, Р- и С-входы которого соединены с выходом третьего эле-.мента НЕ, вход которого подключен квыходу старшего разряда первого счетчика, информационные выходы которогосоединены с третьей группой входовпервого и второго блоков вычислителей,третьи выходы первого и второго блоков вычислителей подключены к входамустановки в "0" соответственно третьего и четвертого триггеров, Р-входыкоторых соединены с выходами соответственно четвертого и пятого элементов И, прямые выходы третьего и 50четвертого триггеров подключены кпервым входам соответственно первогои второго блоков вычислителей, а инверсные выходы третьего и четвертого 55 триггеров соединены соответственно с первым и вторым входами шестого элемента И, третий вход которого подклю. -чен к прямому выходу пятого триггера,а выход шестого элемента И соединен1313110с входом обнуления регистра сдвига,. первый выход которого подключен к входу СЯ блока деления, а второй соединен с входом установки в ноль пятого триггера, входами обнуления второго сумматора и второго счетчика и пятыми входами первого и второго блоков вычислителей, первые группы выходов которого соединены с информационными входами второго сумматора, тактовый О вход которого соединен .со счетным входом второго счетчика и выходом элемента ИЛИ, входы которого подключены к вторым выходам первого и второго блоков вычислителей, информационные выходы второго сумматора соединены с первой группой входов блока деления, вторая группа информационных входов которого подключена к информационным выходам второго счетчи ка, а выходы блока деления являются выходами устройства,2. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок вычис лителей содержит распределитель импульсов, два регистра и функциональное ПЗУ, причем первый и второй входы распределителя импульсов соединены спервым и вторым входами блока вы числителей, пятый вход которого подключен к третьему входу распределителя, первый и второй выходы которого соединейы с тактовыми входами соответственно пятого и шестого регистровд 5 информационные выходы которых подключены к информационным входам функционального ПЗУ, вход СБ которого соединен с третьим выходом распределителя, а выходы подключены к первой группе 40 выходов блока вычислителей, четвер 27 4тый и пятый выходы распределителя соединены соответственно с вторым и третьим выходами блока вычислителей, третья группа входов которого подключе. на к первым группам входов пятого и шес" того регистров, вторые группы входов которых соединены с четвертой группой входов блока вычислителей.3. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что в состав распределителя входят регистр сдвига, элемент НЕ, два триггера и три зле мента НЕ, причем вход обнуления регистра сдвига соединен с первым входом распределителя, второй вход которого подключен к тактовому входу регистра сдвига, первый выход которого соединен с первыми входами восьмого и девятого элементов И и через четвертый элемент НЕ с тактовым и информационным входами шестого триггера, прямой и инверсный выходы которого подключены к вторым входам соответст" венно восьмого и девятого элементов И, выходы которых соединены с вторым и первым выходами распределителя, а выход восьмого элемента И подключен к единичному входу седьмого триггера, инверсный выход которого соединен с третьим выходом распределителя, четвертый выход которого подключен к выходу десятого элемента И, первый и ,второй входы которого соединены соответственно с прямым выходом шестого триггера и вторым выходом регистра сдвига, третий выход которого подключен к входу установки в О" седьмого триггера и пятому выходу распределителя, третий вход которого соединен с входом установки в "О" шестого триггера.