Устройство для обмена данными

(594 С 06 СССРкРЫтии НИЯ ОЪ ОСУДАРСТНЕННЫЙ КОМИТ О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) Авторское свидетельство СССР В 798921, кл. С 06 К 15/18, 1981.Авторское свидетельство СССР У 1129603, кл. С 06 Р 3/04, 1984, 1(54) УСТРОЙСТВО ДЛЯ 024 ЕНА ДАННЫМИ (57) Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обработки информации. при сопряжении устройств перекодировки информации с периферийными устройствами. Целью изобретения является повышение быстродействия вычислительной системы за счет обеспечения сопряжения источника и приемника информации, работающих с серж-/и пятиэлементным кодами, и обеспеченияаппаратной перекодировки информации,Устройство содержит четыре триггера,два дешифратора, блок сравнения, дваодновибратора, постоянную память,оперативную память, два блока триггеров признаков, блок управленияпамятью, два блока ключей, два коммутатора, мультиплексор, два распределителя импульсов, четыре регистра,пять элементов ИЛИ, два элемента И,счетчик,2 з,п,.ф-лы, 8 ил,1297067 Составитель С.Пестмедактор Т.Парфенова Техред Л.Сердюкова ектор О.Луг 783/5ВНИ 3 Тираж б 73ИПИ Государственного комитета С делам изобретений и открытий 5 Москва, Ж, Раушская наб Подписное 4 л. Проектная, 4 Производственно-полиг ское пре тие, г ород1 129706Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системахобработки информации при сопряженииустройств перекодировки информациис периферийными устройствами,Целью изобретения является повышение быстродействия вычислительнойсистемы за счет обеспечения сопряжения источника и приемника информации, 1 Оработающих с семи- и пятиэлементнымикодами и обеспечения аппаратной перекодировки информации.На фиг. приведена блок-схема устройства; на фиг2 - схема первогораспределителя импульсов; на фиг,З -схема блока управления памятью; нафиг.4 - схема блоков триггеров признаков; на фиг,5 - схема второго коммутатора; на Фиг.6 - схема второгораспределителя импульсов; на фиг,7 -схема первого коммутатора; на фиг.8 -схема блока ключей.Устройство содержит (фиг.1) триггеры 1 и 2, регистр 3, дешифратор 4,блок 5 сравнения, одновибраторы 6 и7, элемент И 8, мультиплексор 9,постоянную память 10, коммутатор 1,блок 12 триггеров признаков, триггер13, элемент ИЛИ 14, распределитель15 импульсов, коммутатор 16, элементИЛИ 17, регистр 18, элемент ИЛИ 19,блок 20 управления памятью,. счетчик21, оперативную память 22 у регистр23, элемент И 24, триггер 25, блок 3526 триггеров признаков, блок 27 ключей, дешифратор 28, элемент ИЛИ 29,распределитель 30 импульсов, элементИЛИ 31, регистр 32, блок 33 ключей.НА фиг. изображено также устройство34 перекодировки информации, не входящее в предлагаемое устройство.Распределитель 15 импульсов содержит (Фиг,2) триггер 35, элементИЛИ 36, счетчик 37, дешифратор 38,элементы И 39-41, мажоритарный элемент 42, элементы НЕ 43 и 44, генератор 45, элемент 46 задержки, элемент ИЛИ 47.50Блок 20 управления памятью содержит (фиг.З) триггер 48, одновибратор 49, элемент задержки 50, Блоки 12 и 26 триггеров признаков содержат (фиг.4) элементы ИЛИ 51-53, тригге ры 54-56. Коммутатор 16 содержит две группы ключей 57 и 58. Мультиплексор 9 выполнен анапогично коммутатору 16, только ключи 57 и 58 ра 7 2ботают в противоположном направлении.Распределитель 30 импульсов содержит(фиг.б) генератор 59, элемент НЕ 60,счетчик 61, дешифратор 62. Коммутатор 11 содержит (фиг,7) группы элементов И 63 и 64. Блоки 27 и 33 ключей содержат (фиг.8) элементы И 65,Постоянная память 10 содержит двеобласти памяти: в первой области записаны пятиэлементные коды регистровых признаков и коды символов МТК,во второй области - семиэлементныекоды символов. Первая область памятиадресуется семиэлементными кодамиГОСТ, вторая область - пятиэлементными кодами МТК; память работаетв режиме чтения информации. Оперативная память 22 работает в режимахзаписи и чтения информации.Устройство работает следующимобразом,В исходном состоянии регистры3, 18, 23 и 32, триггеры 1,2, 13и 25, счетчик 21, блоки 12 и 26 находятся в нулевом состоянии. Сигналы с инверсных выходов триггеров13 и 25 подготавливают к открываниюэлементы И 8 и 24 соответственно,Работа устройства разделяется надва режима: режим ввода семиэлементной информации от периферийного устройства и преобразование ее в пятиэлементную и режим выдачи пятиэлементной информации в устройствоперекодировки, шифрование ее, затемприем из устройства перекодировкипятиэлементной шифрованной информации и обратное ее преобразование всемиэлементную с выдачей периферийному устройству для передачи в канал связи. Информация в семиэлементном коде подготавливается в периферийном устройстве, которое выдаеткоманду "Ввод" на вход устройства иустанавливает в единичное состояниетриггер 2. Потенциальный единичныйсигнал с прямого выхода триггера 2подключает в мультиплексоре 9 группу его первых входов к его выходам,в коммутаторах 16 и 1 подключаетвходы к группе выходов 1, в распределителе 15 импульсов через элементНЕ 44 закрывает элемент И 39, черезэлемент ИЛИ 47 снимает сигнал установки в нулевое положение триггера35 и подготавливает к открываниюэлемент И 41. Кроме того, при включении триггера 2 одновибратор 7 формирует импульс, который через эле 3 129706 7мент ИЛИ 14 поступает на вход запус- рового признака или кода символа прока распределителя 15 импульсов, В изводится по .адресу, старшие раэряраспределителе 15 импульсов этот сиг- ды которого определяются семиэленал через элемент 46 задержки уста- ментным кодом входного символа, а навливает в единичное состояние триг- младший разряд формируется блоком гер 35, который подает сигнал разре 5 сравнения, При нулевом значении шения на управляющий вход счетчика младшего разряда адреса из памяти 37 и через элемент ИЛИ 36 снимает 10 считывается код регистрового присигнал сброса с установочного входа знака с управляющими сигналами: счетчика 37. На тактовый вход счет "Регистр", РУС, ЛАТ, ЦФ, при его чика 37 подаются импульсы с такто- единичном значении - код символа с вого генератора 45. Состояние счет- управляющим сигналом Символ", Это чика 37 декодируется дешифратором связано с тем, что в массиве инфор, на выходах которого циклически мации, представленной пятиэлементформируются четыре управляющих сиг- ными кодами, перед отдельными рази 1115нала а, б, в, г и пятый сигнал норегистровыми символами или перед "д" сброса распределителя в нулевое группой однорегистровых символов положение. В режиме ввода семиэле- выдаются коды соответствующих им рементной информации от периферийного гистровых признаков. Таким образом, устройства четыре выхода "а, б, в, для первого входного символа на адг" дешифратора 38 подключаются через ресном входе памяти 10 установлен коммутатор 16 к группе 1 его выходов. адрес считывания пятиэлементного Сигнал "а" проходит через элемент кода регистрового признака. Второй И 8, обнуляет регистр 3 и выдается импульс с выхода 11 б 11 распределителя по выходу устройства на запрос перво15 импульсов и выхода коммутатора го.байта информации (символа) из пе обнуляет регистр 18. Третий имриферийного устройства, Символ в пульс с выхода "в, " коммутатора 16 семиэлементном коде подается в ре- через элемент ИЛЕ 17 подается на гистр 3. С выхода регистра 3 этот считывающий вход памяти 10, с выхокод поступает на первую группу вхо- дов которого считывается код регист 30дов мультиплексора 9 и на входы де- рового признака и соответствующий шифратора 4, Дешифратор 4 анализи- ему один управляющий сигнал из сигрует код символа по значениям его налов РУС, ЛАТ, ЦФ и сигнал "Решестого и седьмого разрядов, опре- гистр", Сигнал "Регистр" устанавлиделяющих регистровую принадлежность вает в единичное состояние триггер символа - русский, латинский или3513 который закрывает элемент И 8. цифровой, и формирует на соответст- Код регистрового признака записывующем выходе сигнал, который посту- вается в регистр 18, а управляющий пает на первые входы блока сравнения сигнал (РУС, ЛАТ, ЦФ) подается в 5. Блок сравнения 5 сравнивает ре блок 12 регистровых признаков, где гистровые признаки предыдущего и по- устанавливает в елиничное. состояние следующего символов, Регистровые один из триггеров 54-56, обнуляя признаки предыдущих символов подают- через элементы ИЛИ 51-53 два других ся на вторые входыблока 5 сравнения триггера. Таким образом в блоке 12 с выходов блока 12 регистровых при .фиксируется регистровый признак преэнаков. Для первого входного символа дыдущего символа, который подается триггеры блока 12 находятся в нуле- на входы блока 5 сравнения, Четвертый вом состоянии и на выходе блока 5 импульс с выхода "г" демультиппексосравнения сигнал отсутствует. С вы- ра 16 через элемент ИЛИ 19 подается хода мультиплексора 9 код символа 50 на вход блока 20 управления памятью, подается на адресные входы постоян- где устанавливает в единичное сосной памяти 10, В первой области па- тояние триггер 48, По переднему мяти 10 для каждого семиэлементного Фронту триггера 48 одновибратор 49 символа постоянно записаны два пяти" Формирует импульс, который подается элементных кода: код соответствующего 55 на управляющий вход СЕ памяти 22, регистрового признака - русский, ла- На вход записи/считывания памяти 22 тинский, цифра (комбинации У 32, подается сигнал низкого уровня с 29, 30 в коде МТК) и код символа, выхода триггера 1, что соответствует.Выборка пятиэлементного кода регист- режиму записи информации в память7067 б 5 129 22. На информационные входы памяти 22 подаются коды с выходов регистра 18. Адрес ячейки для записи кода определяется счетчиком 21, который для первого байта установлен в нулевое состояние, Таким образом, пятиэлементный код регистрового признака записывается в память 22 по нулевому адресу. После этого импульс с выхода одновибратора 49, задержанный элементом 50 на время цикла записи, поступает на. счетный код вход адресного счетчика 21 и увеличивает его содержимое на +1. Пятый импульс с выхода д дешифратора 38 распределителя 15 импульсов поступает на первый вход мажоритарного элемента 42, Мажоритарный элемент 42 формирует выходной сигнал при совпадении на его входах двух сигналов из трех, т,е. при совпадении сигнала с выхода дешифратора 38 и тактового импульса, Обратная связь с выхода мажоритарного элемента на его третий вход обеспечивает полное прохождение импульса через мажоритарный элемент беэ его срезания при сбросе сигнала с выхода. "д" дешифратора 38. Импульс с выхода мажоритарного элемента 42 проходит через элементы И 41 и ИЛИ 36 на сбросовый вход счетчика 37 и обнуляет его и дешифратор 38. На этом заканчивается цикл управления чтением памяти 10 и записью в намять 22.После снятия импульса сброса с установочного входа счетчика 37 последний снова включается тактовыми импульсами генератора 45 и цикл повторяется. Во втором цикле сигнал с выхода "а," коммутатора 16 на выход устройства для запроса. байта информации не проходит, так как элемент 18 закрыт триггером 13, Это связано с тем, что для данного 1,первого) входного символа в первом цикле сформирован его регистровый признак в пятиэлементном коде, а во втором цикле необходимо сформировать непосредственно код символа. Так как в регистре 3 продолжает находиться семиэлементный код символа, то на первые входы блока сравнения также поступает сигнал соответствующего регистрового признака с выхода дешифратора 4. Кроме того, ко второму циклув блоке 12 установлен регистровый признак предыдущего символа, который подается на вторые входы блока 5 5 10 15 20 25 30 35 40 45 50 55 сравнения. Блок 5 сравнения выдаетсигнал совпадения в цепь младшегоразряда адресного входа памяти 10.Таким образом на адресных входах памяти 10 во втором цикле установленадрес считывания пятиэлементного кода символа. Дальнейшая работа в цикле по считыванию кода символа изпамяти 10 и:записи его в память 22определяется работой распределителя15 импульсов с коммутатором 16, Приэтом одновременно со считыванием кода символа из памяти 1 О считываетсяуправляющий сигнал "Символ", которыйустанавливает триггер 13 в нулевоесостояние, Триггер 13 снова подготавливает к открыванию элемент И 8и в следующем цикле работы распределителя импульсов устройство опятьзапрашивает следующий байт семиэлементного символа и т.д, Если.регистровый признак следующего символа,определяемый дешифратором 4, совпадает с регистровым признаком предыдущего символа хранящимся на соответствующем из триггеров 54-56 блока12, блок сравнения выдает сигналсовпадения, и из памяти 1 О считывается только пятиэлементный код символа без кода регистрового признака,Если указанные регистровые признакине совпадают, то как это описано, водном цикле из памяти 1 О считываетсяпятиэлементный код регистрового признака, а во втором цикле - код символа,Таким образом, все запрашиваемыесемиэлементные символы преобразуютсяв пятиэлементные коды и последовательно записываются в память 22,По сле з апроса из периферийного устройства и обработки последнего байтасемиэлементной информации периферийное устройство выдает сигнал "Сброс",который обнуляет триггер 2 и счетчик 21, При этом в распределителе5 импульсов через элементы НЕ 43 и44 и И 39, ИЛИ 47 сбрасывается триггер 35 и распределитель импульсовостанавливается, Затем периферийноеустройства выдает команду "Вывод",которая устанавливает в единичноесостояние триггер 1, и устройствопереходит во второй режим работы.Триггер 1 переключает выходы мультиплексора 9 на его вторые входы, входы коммутатоца 11 на его выходы 11,устанавливает на входе записи/чтения памяти 22 высокий потенциал ре706 7 8 7 129 жима чтения, переключает коммутатор 16 на свои выходы 11, в распределителе 15 импульсов через элемент НЕ 43 закрывает элемент И 39 и подготавливает к открыванию элемент И 40.5 Кроме того, при срабатывании триггера 1 формируется импульс, который с выхода одновибратора 6 через элемент ИЛИ 14 подается в распределитель 15 импульсов. В распределителе 10 15 импульсов этот сигнал через элемент 46 задержки устанавливает в единичное состояние триггер 35, и распределитель импульсов снова включается. В этом режиме работы исполь эуются импульсы с выходов "а , б119 д Ф вкоммутатора 16. Импульс с выхода "а" обнуляет регистр 23. Импульс с выхода "б" через элемент ИЛИ 19 включает блок 20 управления памятью, 20 который работает аналогично описанному, и происходит чтение пятиэлементного байта из памяти 22 по начальному нулевому адресу, определяемому счетчиком 21. Считанный байт 25 из.памяти 22 записывается в регистр 23. Импульс с выхода "в " коммутатора 16 разрешает выдачу. байта пяти- элементной информации из регистра 23 через блок ключей 33 в устройст во 34 перекодировки информации, Параметры импульса с выхода "в " соот 2 ветствуют требованиям входных сигналов для устройства перекодировки информации, Сигнал с выхода "д " дешифратора 38 в распределителе 15 импульсов через мажоритарный элемент.42, элементы И 40, ИЛИ 47 обнуляет триггер 35, и распределитель импульсов останавливается. Устройство пе рекодировки 34 шифрует поступающий пятиэлементный код символа другим пятиэлементным кодом другого символа, который после шифрования выдается на входы регистра 32При этом 45 устройство 34 также выдает перед разнорегистровыми символами или перед группой однорегистровых символов код регистрового признака. Код с выходов регистра 32 подается на входы элемента ИЛИ 31, дешифратора 28 и вторые входы мультиплексора 9. Дешифратор 28 определяет является ли поступивший из устройства 34 код Регистровым признаком или символом, 55 При поступлении регистрового признака на соответствующем выходе РУС, ЛАТ, ЦФ дешифратора 28 формируется сигнал. Сигнал с выхода элемента ИЛИ 31 включает распределитель 30 импуль 1сов, сигнал с третьего выхода которого через блок 27 ключей разрешаетзапись регистрового признака из дешифратора 28 в блок 26 регистровыхпризнаков. В блоке 26 устанавливается в единичное состояние соответствующий из триггеров 54-56, сигналы, с выходов которых поступают на вторые входы мультиплексора 9 для формирования адреса памяти 10, Крометого, сигналы с выходов блока 27 ключей через элемент ИЛИ 29 устанавливают в единичное состояние триггер 25, который закрывает элемент И 24, Сигнал с первого выхода распре,делителя 30 импульсов через элемент ИЛИ 14 снова включает распределитель 15 импульсов, Сигнал со второго выхода распределителя 30 импульсовобнуляет триггер 25 и регистра 32,а распределитель 15 импульсов обеспечивает описанным образом чтениеследующего байта из памяти 22 и выдачу его в устройство 34, которое аналогично шифрует его, выдает затем в регистр 32 и включает распределитель 30 импульсов. Если байт, по 1ступивший из устройства 34, является символом, то на выходах дешифратора 28 сигналы отсутствуют, Приэтом триггер 25 остается в нулевомположении, и элемент И 24 подготовлен к открыванию. Сигнал с первоговыхода распределителя 30 импульсовчерез элементы И 24 и ИЛИ 17 подается на вход чтения памяти 10. На адресные входы памяти подается адрес, который формируется пятиэлементным кодом символа, записанногов регистре 32, и одним из сигналовРУС, ЛАТ, ЦФ, записанным в блоке26 регистровых признаков. В памяти10 во второй области его памяти длякаждого пятиэлементного символа соответствующего регистрового признака постоянно записаны соответствующие символы в семиэлементных кодах, Сигналом с выхода элемента ИЛИ17 этот код считывается из памяти1 О и через коммутатор 11 выдаетсяпериферийному устройству для передачи в канал связи. Аналогично происходит обработка остальных символов, чтение их из памяти 22, передача и шифрование в устройстве 34перекодировки информации и обратноепреобразование пятиэлементной информации в семиэлементную.9 12970и з о б р е т е н и я 67 10 второго одновибра:ора, вход которого соединен с выходом второго триггера, с вторыми управляющими входами мультиплексора и первого коммутатора, с вторым разрешающим входом первого распределителя импульсов, вторым Формула управляющим входом второго коммутатора, группа информационных входовкоторого соединена с группой выходов первого распределителя импульсов,вход запуска которого соединен с выходом первого элемента ИЛИ, третийвход которого соединен с первым выходом второго распределителя импульсов, с первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ,выход которого соединен с входом чтения постоянной памяти, группа адресных входов которой соединена с группой выходов мультиплексора, перваягруппа информационных входов которого соединена с группой выходов первого регистра и группой информационных входов дешифратора, группа выходов которого соединена с первойгруппой входов блока сравнения,.выход которого соединен с адреснымвходом постоянной памяти, группа ин-формационных выходов которой соединена с группой информационных входовпервого коммутатора, вторая группаинформационных выходов которого соединена с группой установочных входовпервого блока триггеров признаков,группа информационных выходов которого соединена с второй группой входовблока сравнения, гервый выход второго коммутатора соединен с первымвходом первого элемента И, второйвход которого соединен с выходом третьего триггера, нулевой и единичныйвходы которого соединены с первыми вторым информационными выходамипервого коммутатора, третья группаинформационных выходов которого соединена с группой информационных входов третьего регистра, установочныйвход которого соединен с вторым выходом второго коммутатора, третийвыход которого соединен с вторымвходом второго элемента ИЛИ, четвертый и пятый выходы второго коммутатора соединены с первым и вторым входами третьего элемента ИЛИ, выходкоторого соединен с входом запускаблока управления памятью, первый ивторой выходы которого соединены сосчетным входом счетчика и разре 1. Устройство для обмена данными,содержащее два дешифратора, оперативную память, постоянную память,четыре триггера, первый распределитель иь 1 пульсов, блок сравнения,счетчик, первый коммутатор, первыйэлемент И, первый регистр, о т л и -ч а ю щ е е с я тем, что, с цельюповышения быстродействия, в неговведены мультиплексор, второй ком-.мутатор, второй распределитель импульсов, два блока триггеров признаков, три регистра, два блокаключей, блок управления памятью,второй элемент И, пять элементовИЛИ, два одновибратора, причем единичные входы первого и второго триггеров являются входами вывода и ввода устройства для подключения к выходам вывода и ввода периферийногоустройства соответственно, нулевойвход первого триггера соединен снулевым входом второго триггера,с установочным входом счетчика иявляется установочным входом устройства для подключения к установочному выходу периферийного устройства,выход первого элемента И соединен уос установочным входом первого регистра и является выходом запроса устройства для подключения к входу запроса периферийного устройства, группаинформационных входов первого регистра и первая группа информационныхвыходов первого коммутатора образуютпервые группы информационных входови выходов устройства для подключенияк группам информационных выходов и ,10входов периферийного устройствасоответственно, группа выходов первого блока ключей и группа информационных входов второго регистра образуют вторые группы информационныхвыходов и входов устройства для подключения к группам информационныхвходов и выходов источника информации соответственно, при этом выходпервого триггера соединен с первымиуправляющими входами мультиплексора,первого и второго коммутаторов, спервым разрешающим входом первогораспределителя импульсов, с входомзаписи/чтения оперативной памяти,с входом первого одновибратора, выход которого соединен с первым входом первого элемента ИЛИ, второйвход которого соединен с выходомшающим входом оперативной памяти соответственно, группы выходов счетчика и третьего регистра соединены с группами адресных и информационных входов оперативной памяти соот 5 ветственно, группа информационных выходов которой соединены с группой информационных входов четвертого регистра, группа выходов которого соединена с группой информационных вхо дов первого блока ключей, управляющий вход которого соединен с шестым выходом второго коммутатора, седьмой выход которого соединен с установочным входом четвертого регистра, груп1па выходов второго регистра соединена с второй группой информационных входов мультиплексора, с группой информационных входов второго дешифратора и группой входов четвертого 20 элемента ИЛИ, выход которого соединен с входом запуска второго распределителя импульсов, второй выход которого соединен с установочным вхо" дом второго регистра и с нулевым 25 входом четвертого триггера, выход которого соединен с вторым входом второго элемента И, группа выходов второго дешифратора соединена с группой информационных входов второго 30 блока ключей, группа выходов которого соединена с группой входов пятого элемента ИЛИ и с группой установочных входов второго блока триггеров признаков, группа инФормационных выходов которого соединена с второй группой информационных входов мультиплексора, выход пятого элемента ИЛИ соединен с единичным входом четвертого триггера, третий выход вто рого распределителя импульсов соединен с управляющим входом второгоблока ключей,2. Устройство по п,1, о т л и -ч а ю щ е е с я тем, что блок управления памятью содержит триггер,одновибратор и элемент задержки,причем единичный вход триггера является входом запуска блока управленияпамятью, выход элемента задержкисоединен с нулевым входом триггераи является первым выходом блока управления памятью, выход одиовибратора соединен с входом элемента задержки и является вторым выходом блокауправления памятью, выход триггерасоединен с входом одновибратора.3. Устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок триггеров признаков содержит три триггера и три элемента ИЛИ, причем выходы первого, второго и третьеготриггеров образуют группу информационных выходов блока, единичныевходы первого, второго и третьеготриггеров образуют группу установочных входов блока, при этом в блокенулевые входы первого, второго итретьего триггеров соединены с выходами первого, второго и третьегоэлементов ИЛИ соответственно, единичный вход первого триггера соединен с первыми входами второго итретьего элементов ИЛИ, единичныйвход второго триггера соединен спервым входом первого элемента ИЛИи вторым входом третьего элементаИЛИ, единичный вход третьего триггера соединен с вторыми входами первого и второго элементов ИЛИ.