Устройство для ввода-вывода информации

Изобретение относится к вычислительной технике и может быть использовано для ввода-вывода информациив микропроцессорных системах,Целью изобретения является повышение быстродействия устройства привводе-выводе информации, разрядностькоторой превышает длину машинногослова, за счет использования шиныадреса для передачи информации иввода-вывода двух машинных слов пошине данных за одну команду,На фиг. представлена блок-схемаустройства; на фиг.2 - блок-схемаимитатора сигналов Первое словоданных и "Второе слово данныхдлямикропроцессора КР 580 ИК 80 А,На фиг.1 обозначены однонаправленный параллельный регистр 1, первый двунаправленный регистр 2, второй двунаправленный параллельныйрегистр 3, первый,.второй, третийи четвертый элементы И 4-7 соответственно, элемент ИЛИ 8, вход "Записьв память" 9, вход "Первое слово данных" 10, вход "Второе слово данных"11, вход "Чтение из памяти" 12, адресные входы 13 устройства, информационные входы-выходы 14 первойгруппы устройства, адресные выходы15 устройства, информационные входы выходы 16 второй группы устройства,информационные входы-выходы 17 третьей группы устройства,и вход "Обращение к стеку" 18.На Фиг.2 обозначены элемент И 19,двухразрядный двоичный счетчик 20,вход 21 синхроимпульсов микропроцессора, вход сигнала "Первый машинныйцикл" 22,Устройство работает следующимобразом.При выполнении команды микропроцессора Запись содержимого регистровой пары в стек" ("РББН) происходит запись содержимого первого регистра регистровойпары в первыйдвунаправленный параллельный регистр2, второго регистра регистровойпары - во второй двунаправленный параллельный регистр 3, и содержимогоуказателя стека - в однонаправленныйпараллельный регистр 1.При выполнении команды микропроцессора "Чтение содержимого стека врегистровую пару ("РОР") происходитчтение первого двунаправленного параллельного регистра 2 в первый ре 5 10 15 20 25 30 35 40 45 50 55 гистр регистровой пары микропроцессора, чтение второго двунаправленного параллельного регистра 3 - вовторой регистр регистровой пары микропроцессора и, кроме того, происходит запись содержимого указателястека в однонаправленный регистр 1.Рассмотрим работу предлагаемогоустройства для ввода-вывода информации при выполнении команды "РББН"для микропроцессора КР 580 ИК 80 А .Во втором машинном цикле этойкоманды на первую группу информационных входов-выходов 14 устройства выдается содержимое первого регистра регистровой пары, указаннойв команде РПН . В это же времяна адресные входы первой группы устройства выдается содержимое указателя стека, При этом появляетсясигнал "Первое слово данных" 10,подготавливающий запись в однонаправленный параллельный регистр 1 и первый двунаправленный параллельный регистр 2, которая происходит при появлении сигнала пЗапись в память"9, поскольку эти регистры уже выбраны сигналом "Обращение к стеку" 18.Сигнал "Обращение к стеку" вырабатывается в начале второго машинногоцикла команды "РЮН" системным контроллером микропроцессорной системы.В третьем машинном цикле этойкоманды на информационные входы-выходы 14 первой группы устройствавыдается содержимое второго регистрарегистровой пары, указанной в команде РЬЯН". При этом появляетсясигнал "Второе слово данных" 11,необходимый для записи содержимоговторого регистра регистровой парымикропроцессора во второй двунаправленный параллельный регистр 3, которая происходит при появлении сигнала "Запись в память" 9 и обеспечивается вторым сигналом "Обращениек стеку" 18, поступающим на входвыбора кристапла второго двунаправленного параллельного регистра 3.Рассмотрим работу устройства дляслучая выполнения микропроцессоромКР 580 ИК 80 А команды "РОР",При появлении сигнала пПервоеслово данныхп 1 О подготавливаетсязапись содержимого указателя стекав однонаправленный параллельный регистр 1 по адресным входам 13 первой группы устройства и чтение ин 1297068формации из первого двунаправленного параллельного регистра 2 по информационным входам-выходам 14 первой группы устройства в первый регистр регистровой пары, указанной в команде, которые происходят при появлении сигнала "Чтение из памяти" 12, поскольку эти регистры выбраны сигналом "Обращение к стеку" 18.Чтение второго двунаправленного 10 параллельного регистра 3 во второй регистр регистровой пары по информационным входам-выходам 14 первой группы устройства происходит во время действия сигнала "Второе слово 15 данных" 11 при появлении сигнала "Чтение из памяти" 12, поскольку на входе выборки кристалла второго двунаправленного параллельного регистра 3 присутствует второй сигнал "Об ращение к стеку" 18,Имитатор сигналов 1 Первое слово данных" 10 и "Второе слово данных" 11 работает следующим образом.В первом машинном цикле по сигналу ."Первый машинный цикл" 22 от системного контроллера микропроцессорной системы происходит сброс двух- разрядного двоичного счетчика 20.При выполнении команд РПБН и "РОР во втором машинном цикле на выходе системного контроллера микропроцессорной системы появляется сигнал "Обращение к стеку" 18. При этом по сигналу синхронизации, поступив шему на вход 21 синхронизации, на выходе элемента И 19 появляется сигнал логической единицы. По переднему фронту этого сигнала происходит прибавление единицы к содержимому двуразрядного двоичного счетчика 20.Таким образом, во втором машинном цикле команд РПБН и "РОР" содержимое двухраэрядного двоичного счетчика 20 равно единице, что соответствует сигналу 11 Первое слово данных" 10 на выходе счетчика 20,В третьем цикле команд "РАИН и "РОР" происходит еще одно прибавление единицы к содержимому двухраэрядного двоичного счетчика 20, которое теперь равно двум, что соответствует сигналу "Второе слово данных" 11 на выходе двухразрядного двоичного счетчика 20.Блок-схема выработки сигналов. "Пер. вое слово данных" 10 и "Второе слово данных" 11 является примером аппаратной реализации этих сигналов для микропроцессорных систем на основе КР 580 ИК 80 А. Названные сигналы могут вырабатываться не только внешней схемой, но и внутри микропроцессора, подобно сигналу "Первый машинный цикл" КР 580 ИК 80 А.Таким образом, предлагаемая конструкция устройства позволяет использовать для вывода информации всю адресную шину микропроцессора и производить обмен двумя словами данных за одну команду микропроцессора, что повышает быстродействие устройства. Само устройство адресуется сигналом "Обращение к стеку",при наличии которого информация на шине адреса интерпретируется как данные, при отсутствии - как адрес памяти.формула изобретенияУстройство для ввода-вывода информации, содержащее однонаправленный параллельный регистр, первый двунаправленный параллельный регистр и элемент ИЛИ, выход которого соединен с входом разрешения записи однонаправленного параллельного регистра, выходы которого являются адресными выходами устройства, первый и второй входы элемента ИЛИ объединены соответственно с входом разрешения записи и входом разрешения чтения первого двунаправленного параллельного регистра, информационные входы-выходы первой и второй групп которого являются информационными входами-выходами соответственно первой и второй групп устройства, вход выбора кристалла однонаправленного параллельного регистра объединен с входом выбора кристалла первого двунаправленного параллельного регистра и является входом сигнала "Обращение к стеку" устройства, информационные входы однонаправленного параллельного .регистра являются адресными входами устройства, о т - л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства при вводе-выводе информации, разрядность которой превьппает длину машинного слова, устройство содержит четыре элемента И и второй двунаправленный параллельный регистр, информационные входы-выходы первой группы и вход выбора кристалла кото129 7068 УЯ 21 2 Составитель В,Файзрахмановарфенова Техред Л.Сердюкова Корр ор Л.Пилипе Редакт каз 783/53 Тираж 67 ВНИИПИ Государственного ко по делам изобретений и о 113035, Москва, Ж, Раушодписное тета ССС крь 1 тии кая наб д Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная рого объединены соответственно синформационными входами первой группы и входом выбора кристалла первого двунаправленного параллельногорегистра, первые входы первого ивторого элементов И объединены и являются входом сигнала "Запись с память" устройства, вторые входы третьего и четвертого элементов И объединены и являются входом сигнала"Чтение из памяти" устройства, вторые входы первого и второго элементов И объединены с первыми входамисоответственно третьего и четвертого элементов И и являются соответственно входом сигнала "Первое слово данных" и входом сигнала "Второе слово данных" устройства, выходы первого и третьего элементов И сое динены соответственно с первым ивторым входами элемента ИЛИ, выходы второго и четвертого элементов И соединены соответственно с входом разрешения записи и входом разрешения 10 считывания второго двунаправленногопараллельного регистра, информационные входьгвыходы второй группы которого являются информационными входами-выходами третьей группы устрой ства.