Устройство для моделирования графа
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
) (11) ю А 1 О 6 Р 15 ОПИСАНИЕ ИЗОБРЕТЕНИЯЯ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ,и моделирования арало ельство СССР 15/20, 1980. ьство СССР15/20, 1984.(57) Изовычислик устроспециалиспользвычислино иссл МОДЕЛИРОВАНИ етение относитс асти ельной техни ствам обрабо ного назначе вано как спе стности ки, в тки ин ния, и рмацииожет бытьованцое иализир я научмод ели ство ельное устр дователъски елен ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАИ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(7) Институт проГлв энергетике А 1 УСС(56) Авторское свидР 758179, кл, С 06Авторское свидетУ 1104522, кл, С 06РОИСТВО ДЛЯ рования дискретных дифференциальныхигр, а также для управления некоторыми технологическими процессами в различных отраслях промышленности. Целью изобретения является расширениекласса моделируемых дифференциальных пгр и упрощение устройства. Устройство содержит модель сети и блокуправления, Модель сети включает всебя три регистра сдвига, сумматор,группу триггеров, два элемента И,четыре группы элементов И, два элемента 1 ШИ, ключ, элемент задержки натакт, элемент ИЕ и группу элементовиндикации. Блок управления содержитгенератор импульсов, два распределителя импульсов, генератор одиночныхимпульсов, пять коммутаторов, дватриггера, три элемента ИЛИ, триэлемента И, элемент 1 Е, счетчик игруппу элементов индикации. 3 ил.1278877 Вй) 114 Я)п/ 2 Я 33 оставитель Т. Сапуноваехред Ь,Кравчук Корректор И. Муска Ивано дакт б 841/49 Тираж 67ВНИИПИ Государственного комитета ССпо делам изобретений и открытий1 3035 р Москва, )К, Раушская наб Подписно Зака 4 Производственно-полиграфическое:тэедпрцятие, г. Ужгород, ул. ПроекИзобретение относится к вычислительной технике, в частности к устройствам обработки инФормации специального назначения, и может быть использовано как специализированное вычислительное устройство для научно-исследовательских целей и моделирования дискретных диФФеренциальных игр, а также для управления некоторыми технологическими процессами в различных отраслях промышленности.Целью изобретения является расширение класса решаемых задач за счет определения кратчайших путей и ветвей граФа.На Фиг. 1 изображена Функциональная схема устройства для моделирования граФа; на Фиг. 2 - Функциональная схема блока управления; па Фиг.3- пример моделирования дискретньг.". диФФеренциальных игр, поясняющий принцип их моделирования.Устройство содержит модель сети, включающую регистры 1-3 сдвига, сумматор 4, группу триггеров 5-5 элементы И 6 и 7, первую группу элементов И 8, -8 вторую группу элементов И 9, - 9 Г третью группу элементов И 10, -10 четвертую группу элементов И 111 в 11, элементы ИЛИ 12 и 13, ключ 14, элемент 15 задержки на такт, элемент НЕ 16 и группу элементов 17 -17, индикации информационные входы 18-18 инФормационные выходы 191 -19 щ, запрещающие входы 20 в 2, индикационные входы 21 - 21 п, запрещающий выход 22, индикационный выход 23, выходы 241 -24 п 1 определения веса ветвей, выходы 25 - 25, определения перехода состояния игры и блок 26 управления. ВБлок 26 управления Яиг. 2) содержит генератор 27 импульсов, распределители 28 и 29 импульсов, генератор 30 одиночных импульсов, коммутаторы 31-35, триггеры 36 и 37, элемен ты ИЛИ 38-40, элементы И 41 - 43, эле.мент НЕ 44, счетчик 45 и группу элементов 46 индикации.Синхронизирующие входы регистров1-3 сцвига соединены с выходом генератора 27 импульсов блока 26 управления ИнФормационные входы регистров 1 и 2 сдвига соединены сосвоими выходами, ИнФормационный входрегистра 3 сдвига соединен с выходомсуммы сумматора 4, первый и второй входы которого соединены соответственно с выходом регистра 3 сдвига и с выходом элемента И 6. Первый вход элемента И 6 соединен с выходом пер" вого разряда распределителя 28 импульсов блока 26 управления, выход и-го разряда которого соединен спервым входом элемента И 7, второйвход которого соединен с выходомпереноса сумматора 4, Выходы разрядов с первого по п 1-й распределителя 29 импульсов блока 26 управлениясоединены соответственно с первымивходами элементов И 8, 9, 1 О, 8 щ9 10. Выходы элементов И 10 -10соединены соответственно с входамиустановки в единицу триггеров 5, -5,П, прямые выходы которых соединенысоответственно с первыми входамиэлементов И 111-11,. Выход элементаИЛИ 12 соединен с вторым вхоцом элемента И 6 и через элемент 15 задержки - с выходом элемента НЕ 16. Выходы элементов И 11 -11, соединенысоответственно с входами элементаИЛИ 13, Первый вхоц элемента ИЛИ 12соединен через кпюч 14 с прямым выходом триггера 37 блока, 26 управления. Выход регистра 1 сдвига соединен с вторыми входами элементов И 8-8. Выход регистра 2 сдвигасоединены с вторыми входами элементов И 91-9 п Выходы элементов И 11 д 11 соединены соответствейно с объе-диненными входами элементов И 8 и91-8 и 9 п,. Входы элементов 17, -17 п 1индикации соединены соответственнос выходами элементов И 11, -11 п,. Входы элемента ИЛИ 12 с второго пош+1)-й соединены соответственно синФормационными входами 18-18 п 1модели сети, инФормационные выходы19-19 ю которой соецинены соответственно с прямыми выходами тригге ров 5, -5 щ, входы установки в нолькоторых соединены с первым выходомкоммутатора 32 блока 26 управления,Выход элемента И 7 соединен с вторыми водами элементов И 10 -10,п, третьи входы которых являются соответственно запрещающими входами 20 -20 ш модели сети. Вторые входы элементов И. 11-11 являются соответственно индикационными входами 21 -21 п, модели сети, запрещающим выходом 22 которой является выход элемента НЕ 16, Индикационным выходом 23 модели сети является выход элемента ИЛИ 13. Выхо,цы элементов И 8-8 являются соот 1278877ветственно первой группой управляющих выходов 24 -24 модели сети, второй группой управляющих выходов 25, -25 которой являются соответственновыходы элементов И 9 -9 о 1. Управляющие входы регистров 1-3 сдвига соединены соответственно с выходами(7.1), (7.2) и (7.3) коммутатора 35блока 26 управления, выход элементаИЛИ 38 которого соединен с входамиввода данных регистров 1-3 сдвига. 10 Выход генератора 27 импульсов (фиг. 2) соединен с входом распределителя 28 импульсов, выходы разря дав которого с первого по и-й, где и - количества разрядов представления чисел, соединены через коммутатор 31 с входами элемента ИЛИ 38. Выход и-го разряда распределителя 28 импульсов соединен с входом распределителя 29 импульсов, выходы разрядов которого с первого по щ-й, где т - количествоветвей модели сети, соединены через коммутатор 34 с вха дами элемента ИЛИ 40. Выход гецера - тора 30 одиночных импульсов соединен с входом коммутатора 32, первый выход которого соединен с входом установки в единицу триггера 36, с первым вхо дом элемента ИЛИ 39 и с входом сбро -са счетчика 45, Вход запуска генератора 30 одиночных импульсов соединен через коммутатор 33 с выходом элемента НЕ 44, вход которого падклю. чен к шине нулевого потенциала устройства, Второй выход коммутатора 32 соединен с входом установки в единицу 37, прямой выход которого соединен с первым входам элемента И.4240 Выход элемента ИЛИ 40 соединен с вторым входом элемента И 41, первый вход которого соединен с прямым выходом триггера 36, Выход элемента И 41 соединен с входом коммутатора 35, 45 Выходы и-го разряда распределителя 28 импульсов и т-го разряда распределителя 29 импульсов соединены с входами элемента И 43, выход которого соединен с тактовым входом гецерато ра 30 одиночных импульсов, с входам установки в ноль триггера 36 и с вторым входом элемента И 42. Вход установки в ноль триггера 37 соединен с выходом элемента ИЛИ 39, первый и второй входы которого соединень 1 соответственно с входом 47 блока 26 управления и с первт, выходом коммутатора 32. Выход элемента И 42 соединец с информационным входом счетчика 45, выходы разрядов которого соединены с входами группы элементов 46индикации, Вход 47 блока 26 управления подключается к прямому выходу того из триггеров 5 модели сети, ко 1 рый моделирует конечный узел графадискретной дифференциальной игры.В качестве регистров 1-3 сдвигамогут быть применены любые последовательные запоминающие устройства,либо динамические регистры сдвигана линиях задержки любых типов (маг нитострикционных, ультразвуковой,электромагнитной и т,п,).Триггеры 5 и 37 - КЯ-типа, а триггер 36 - ЭР-типа.Устройство работает следующим образам,Генератор 27 импульсов блока 26 управления (фцг. 2) вырабатывает последовательность тактовых импульсов частоты Й, из которых распределитель 28 импульсов формирует и последовательностей импульсов частоты 1/и (где и - количество разрядов представления чисел), сдвинутых друг относительно друга на время 1/Й.Из последовательностей импульсов и-го разряда распределителя 29 им-пульсов распределитель 29 импульсов формирует тп последовательностей импульсов длительностью и/Е, действующих с частотой 1/ш и ц сдвинутых друг относительно друга на время и/Й.В режиме ввода данных в регистры 1-3 сдвига коммутатором 32 блока 26 управления подключают вь 1 ход генератора 30 одиночных импульсов к входу установки в единицу триггера 36. 1 егистры 1-3 сдвига содержат щ и двоичных разрядов и предназначены каждый для хранения та чисел по и разрядов, В регистры 1 и 2 записываются двоичные числа, соответствующие дискретным значениям управлений первого и второго игроков. В регистр 3 сдвига записывается последовательный дополнительный кад веса (длины) ветвп графа, соединяющего два узла, Вес (длина) ветви графа выбирается равным максимальному приращешпо платы игр по управлению первого игрока. Дискретные значения управления первого игрока выбираются из условия максимизации приращения платы игры вдаль ветви графа, соедцняю - щего два узла, а управления второго10 5 20 игрока выбираются - из условия обеспечения перехода состояния игры вдольданной ветви графа.Модель сети, изображенная нафиг. 1, моделирует ш направленныхветвей графа, исходящих иэ одного узла и соединяющие этот узел с т узлами (фиг. 3) . Каждой ветви графа ставится в соответствие три числа - максимальное приращение платы игры, управление первого игрока, управлениевторого игрока,С целью моделирования дерева модели ветви коммутируют между собойв соответствии с топологией решаемойзадачи, например, информационные выходы 19 одной модели сети подключаютк информационным входам 18 другихмоделей сети, запрещающие выходы 22и индикационные выходы 23 которыхсоединяются соответственно с запрещающигли входами 20 и индикационнымивходами 21 предыдущей модели сети.Неиспользованные информационные входы 18 моделей с.ети соединяются с шиной логического угуля. Пример деревадискретной дифференциальной игры,изображен на Фиг. За, а на фиг, Зоизображепа моделирующая структура,содержащая три модели сети,Исходные даннгге записываются врегистры 1-3 сдвига модели сетгд следующим образом.Коммутатором 35 блока 2 б управления выбирают один иэ регистровсдвига, например регистр 1 сдвига.Коммутатор 35 подключает выход элемента И 41 блока 2 б управления куправляющему входу регистра 1 сдвига,С помощью коммутатора 31 на и направлений устанавливают и-разрядныйдвоичный код значения "управленияпервого игрока Коммутатор 31 подключает в единичных разрядах двоичного кода выходы соответствующихразрядов распределителя 28 импульсовк входам элемента ИЯИ 38, на выходе,которого Формируется последовательный двоичный код. Затем с помощью коммутатора 34 на ш паправлений выбирают ногер ветви модели сети. Наприггер, если выполняется ввод числа в пятую ветвь модели сети, то выход пятого разряда распределителя 29 импульсов,подключают к входу элемент ИЯИ 40, на выходе которого формируется импульсный сигнал длительггостью и/Й 25 30 35 40 45 50 55 падающий по фазе с временем сдвига с выхода регистра 1 под действиемтактовых импульсов генератора 27 импульсов и-разрядного двоичного кода для пятой ветви модели сети,Ввод и-разрядного последовательного двоичного кода управления первого игрока в регистр 1 сдвига осуществляет после подачи единичного сигнала с выхода элемента НЕ 44 через коммутатор 33 на вход запускагенератора 30 одиночных импульсов,который выделяет из последовательности импульсов выхода элементаИ 43, действующих с частотой 2/пг и,одиночный импульс, устанавливающийчерез коммутатор 32 триггер Зб вединичное состояние на время ш и/Й,Триггер Зб устанавливается в нулевоесостояние следующим импульсом последовательности выхода элемента И 43. Триггер Зб в единичном состоянии открывает сигналом прямого выхода элемент И 41, через который на управляющий вход регистра 1 сдвига поступает одиночный импульсный сигнал с выхода элемента ИЯИ 40, задающий номер ветви модели сети. Под действием тактовых импульсов генератора 27 импульсов блока 2 б управления последовательный двоичный код записывается с выхода элемента ИЯИ 38 последовательно во времени, начиная с младших разрядов, в регистр 1 сдвига во время действия на выходе элемента ИЯИ 40 импульса, задающего номер ветви модели сети.Одиночный импульс генератора 30 одиночных импульсов через коммутатор 32 и элемент ИЯИ 39 устанавливает в пулевое состояние триггеры 5 г Зб и 37, а также счетчик 45.Аналогичным образом и регистр 1 сдвига записывают последовательные и-разрядные двоичные коды значений управлений первого игрока для всех ветвей модеяи сети с первой по ш-ю.Затем коммутатором 35 подключают выход элемента И 41 к управляющему входу регистра 2 сдвига и таким жс образом как в регистр 1 сдвига записывают ш двоичных кодов значений управлений второго игрока для всех ветвей модели сети с первой по ш юПосле этого коммутатором 35 подключают выход элемента И 41 к управ ляющему входу регистра 3 сдвига, вкоторый аналогичным образом записы, вают ш и-разрядных дополнительныхкодов максимальных значений платы игры для всех ветвей модели сети с первой по ш-ю. 5В режиме моделирования коммутатором 32 блока 26 управления подключают выход генератора 30 одиночных импульсов к единичному входу триггера 37, Затем задают начальный узел 10 модели сети ключом 14 первого входа элемента ИЛИ 12 к прямому выходу триггера 37 блока 26 управления.Пуск устройства осуществляют коммутатором 33, с помощью которого на вход запуска генератора 30 одиночных импульсов подают единичный сигнал выхода элемента НЕ 44, Одиночный импульс генератора 30 одиночных импульсов поступает через коммутатор 32 на 20 единичный вход триггера 37, устанавливая его в единичное состояние. Сигнал прямого выхода триггера 37 открывает элеменг И 42, через который на информационный вход счетчика 45 начинает поступать последовательность импульсов выхода элемента И 43. Единичный сигнал прямого выхода триггера 37 поступает также через. ключ 14 на первый вход элемента ИЛИ 12, на выхо де которого Формируется единичный ,сигнал, снимающий блокировку элемента И 6. Последовательность импульсов первого разряда распределителя 28 импульсов начинает поступать через элемент И б на вход сумматора 4, на другой вход которого под действием так-товых импульсов генератора 27 импудь сов с выхода регистра 3 сдвигаются дополнительные коды весов ветвей модели сети, Каждые ш и тактов дополнительные коды весов всех ш ветвей модели сети увеличиваются на едини цу младшего разряда и с вь 1 хода суммы сумматора 4 вновь записывается в регистр 3 сдвига, Спустя время Р х хш и тактов, где Р, - наименьший вес (наименьшее из максимальных при ращений платы игры) из всех ветвей модели сети, принадлежащий, например, -й ветви, происходит переполнение в 1-м слове регистра 3 сдвига и на выходе переноса сумматора 4 формируется сигнал переноса из и-го разряда, который через элемент И 7 и элемент И 10, поступает на единич. ный вход триггера 5, устанавливая его в единичное состояние, Триггер 5, запоминает 1-й номерветви, принадлежащий дереву кратчайших путей и единичным сигналом прямого выхода, который с информационного выхода 19, поступаетна один из информационных входов 18следующих моделей сети, возбуждаетвычислительный процесс поиска деревакратчайших путей в моделях сети,подключенных к информационному выходу 19;,Единичный сигнал, поступающий по.одному из информационных входов 18 следующей модели сети, проходит на выход элемента ИЛИ 12 и через элемент 15 задержки - на такт, и элемент НЕ 16 поступает на запрещающий выход 22, который подключен к запрещающим входам 20 предыдущих моделей сети, Этот сигнал блокирует элементы И 10 в предыдущих моделях, запрещая этим установку в единичное состояние другим триггерам 5 в предыдущих моделях сети. Далее вычислительцыи процесс распространяется аналогичным образом из одной модели сети к другим моделям сети до тех пор, пока не достигнет одного из триггеров 5, роделцрующего конечный узел дерева дискрет-, ной дифференциальной игры. Особенность триггера 5 , моделирующего конечный узел в модели сети, заключается в том, что его прямой выход соединен с входом 47 блока 26 управления и соединен со своим индикационным входом 21 п. Единичный сигнал триггера 5 щ, моделирующего конечный узел, поступая на вход 47 блока 26 управления через элемент ИЛИ 39, устанавливает триггер 37 в нулевое состояние, в котором сигнал его прямого выхода блокирует элемент И 42. Процесс счета максимальных приращений платы игры вдоль ветвей, составляющих кратчайший путь, в счетчике 45 завершается, В счетчике 45 Фиксируется минимальное значение платы игры, равный цене игры. Значение цены игры индицируется группой элементов 46 индикации. Единичный сигнал триггера 5 щ, моделирующего конечный узел, поступая на свой индикационный вход 21 возбуждает процесс индикации оптимальной траектории и оптимальных управлений игроков вдоль оптимальной траектории следующим образом.10 1278877 510 20 25 35 г 0 55 На выходс элемента И 11 щ, подключенного к прямому выходу триггера 5, моделирующего конечный узел, йформируется сигнал логической единицы, который с помощью элемента 17 щ индикации индицирует ветвь, прийадлежащего оптимальной траектории, и снимает блокировку с элементов И 8 и И 9, Через элементы И 8 и И 911по сигналам соответствующегош-го разряда распределителя 29 импульсов с выходов регистров 1 и 2 сдвига со ответственно считываются под действием тактоных импульсов генератора 27 импульсов последовательные двоичные коды оптимальных управлений первого и второго игроков, соответствующих ш-й ветви оптимальной траектории. Сигнал логической единицы с выхода элемента И 11;., соединенного с триггером 51 конечного узла, поступает через элемент ИЛИ 13 на индикационный выход 23, который соединен со всеми индикационными входами 21 других мацелей сети, соединенных информационными выходами 19 с информационными входами 18 модели сети, содержащей конечный узел. Сигнал логи- ческой единицы, поступающий на индикациснпые входы 21, проходит на выход того элемента И 11;который открыт единичным сигналом прямого выхода триггера 5;, соответствующего ветвп, принадлежащей дереву кратчайших путей. Далее сигнал логической едини. цы индикации ветвей, принадлежащих оптимальной траектории, распространяется аналогичным образом от конечного узла к начальному уэпу дерева дискретной дифференциальной игры, индицируя ветви кратчайшего пути ап. тимальную траекторию) и считывая дво. ичные коды оптимальных управлений первого и второго игроксн. Формула изобретения Устройство для моделирования графа, са,цержацее модель сети и блок управления, причем блок упранпепия содержит генератор импульсов, первый распределитель импульсов, генератор одиночных импульсов, счетчик, два триггера, три элемента И, три элемента ИЛИ, пять коммутаторов, элемент НЕ и группу элементов индикации, а модель сети - элемент Е 1 Е.", два элемента И, два элемента ИЛИ, четыре группы элементов И, группу триггеров, группу элементов индикации, выход генератора импульсов блока упранления подключен к входу первого распределителя импульсовблока управления, выходы которого с1-го по п-й, где и - количества разрядан предстанпения чисел, подключены к одноименным входам первогокоммутатора блока управления, каждыйвыход которого подключен к оцноименному входу первого элемента ИЛИ бло,ка управления, перный вход первогоэлемента И блока управления подключен к прямому выходу первого триггера блока управления, выход каждого разряда счетчика блока управленияподключен к входу одноименного элемента индикации группы блока упранпения, информационный вход счетчика блока управления подключен к выходу второго элемента И Ьпока управления, первый вхоц которого подключен к прямому выходу гторага триггера блока управления, выход генератора одиночных импульсов блока управления соединен с информационным входом нторого коммутатора блока управленпя первый вход которого подключен квходу установки в "1" первого триггера блока управления, а второй выход второго коммутатора блока управпения подключен к входу устанонки в1" второго триггера блока управления, вход установки в О" которогоподключен к выходу второго элемента ИЛИ блока управления, вход элемента НЕ блока управления подключен к шине нулевого потенциала, а выход элемента НК блока управления - к информационному входу третьего коммутатораблока управления, выход которогоподключен к входу запуска генератора одиночных импульсов Ьлока управления, о т л и ч а ю щ е е с ятем, чта, с целью расширения классарешаемых задач за счет определения кратчайших путей и веса ветвей, нмодель сети введены три регистра сцвига, сумматор, ключ, элемент задержки, н блок управления - нтаройраспределитель импульсов, выход генератора импульсов блока управленияподключен к синхронизирующим входампервого, второго и третьего регистров сдвига модели сети, входы данныхкоторых объединены и соединены с выходом перного элемента ИЛИ блока управления, первьй выход первого распределигепя импульсов блока управле 1278877ания пОдключен к первому входу первого элемента И модели сети, а и-й выход первого распределителя импульсов блока управления - к первому входу второго элемента И модели сети, и-й выход первого распределителя импульсов блока управления подключен к входу второго распределителя импульсов блока управления и к первому входу третьего элемента И блока 10 управления, выход которого подключен к входу установки в Оц первого триггера блока управления, к тактовому входу генератора одиночных импульсов блока упраззленця и к второму15 входу второго элсмецта И блока управления, выходы с первого по щ-й второго распределителя импульсов блока управления, где гп - количество ветвей модели сети, подключены к одноименным ццформаццоццым входам четвертого коммутатора блока управления, каждый выход которого подключен к одноименному входу третьего элемента ИЛИ блока управления, .вь 1 ход третьего элемента ИЛ 1 блока управления подкл 1 ачец к второму входу первого элемента И блока управления, выход которого подключен к ицформацио 1 ц 1 ым входам пятого коммутатора блока уп 30 равления, первь 1 й, второй и третий выходы которого подключены соотв"тствецно к управлгцющцм входам первого, второго и третьего регистров сдвига модели сети, пз в .й выход второго рас- З 5 пределителя импульсов соединен с вторым входом третьего элемента И блока упраззлеци 1, первый выход вто - рого коммутатора блока управления соединен с входом сброса счетчика блока управления, с первым входом второго элемента ИЛИ блока управления и с входами установки в "О" триггеров группы модели сети, прямой выход второго триггера блока управления соединен с информационным входом ключа модели сети, выход которого подключен к первому входу первого элемента ИЛИ модели сети, остальные ш входозз которого являются группой информационных входов модели сети, первые входы одноименных элементов И первой, второй и третьей групп модели сети объединены и подключены к одноименным выходам второго распределителя импуль ов блока управления, вторые входы элементов И первой группы соединены с ие 1 формационным ззхо -дом первого регистра сдвига модели сеп 1 и подключены к выходу этого же регистра сдвига, выходы элемецтов И перззой группы модели сети являются ззыходами определения веса ветвей модели сети, вторые входы элементов И второй групньз модели сети соедянецы с информационным входом второго регистра сдвига модели сети и подключены к выходу этого же регистра сдвига, выходы элементов И второй группы модели сети явззяются выходами определения перехода состояния игры модели сети, третьи входы з.-х элементов И первой и второй групп модели сетисоед 11 цецы с входамц з. - х индикаторовгруппы модели сети ц с з.-м входомвторого элемента 1 ЛИ модели сети(где з. = 1,2гп) ц подключены квыходу з.-го элемента И четвертойгруппы модели сети, выход второго эле: ецта 1 ЕИ модели сети являетсяиндикационным выходом модели сети, вь 1 ход первого элемента 11 ЛИ модели сети подключен к второму входу первого элемента И модели сети и к входу элемента задержки модели сети, выход которого подкзвючен к ззходу элемента 11 Е модели сети, выход которого является выходом запрета модели сети, выход первого элемента И модели сети подключен к первому входу сумматора модели сети, второй вход которого подключен к выходу третьего регистра сдвига модели сети,. выход суммы сумматора модели сети подключен к информационному входу третьего регистра сдвига модели сетц, а выход переноса сумматора модели сети - к второму входу второго элемента И модели сети, выход которогО подкзпючец к вторым входам элементов И третьей группы моцелц сети, третьи входы которь 1 х являются группой запрещающих входов модели сети, а выход каждого цз элементов И третьейгруппы модели сети подключен к входу1 3установки в 1 одноименного триггера группы модели сети, выход которого подключен к первому входу одноиме 11 цого элемента И четвертой группы модези сети и является одноименным цнформац:1 оцным 1 зыходом группы ицформационных выходов модели сети, вторые входы элементов 11 четвертой грув,зы модели сети яиля 1 атся группой индикационных вхоцов;1 оделц сети, вы13 ход последнего триггера группы модели сети подключен к второму входу 1278877 14 второго элемента ИЛИ блока управле- I ния.
СмотретьЗаявка
3890867, 23.04.1985
ИНСТИТУТ ПРОБЛЕМ МОДЕЛИРОВАНИЯ В ЭНЕРГЕТИКЕ АН УССР
ВАСИЛЬЕВ ВСЕВОЛОД ВИКТОРОВИЧ, БАРАНОВ ВЛАДИМИР ЛЕОНИДОВИЧ
МПК / Метки
МПК: G06F 15/173
Метки: графа, моделирования
Опубликовано: 23.12.1986
Код ссылки
<a href="https://patents.su/10-1278877-ustrojjstvo-dlya-modelirovaniya-grafa.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для моделирования графа</a>
Предыдущий патент: Устройство для моделирования процесса обслуживания заявок с различными приоритетами
Следующий патент: Устройство для моделирования систем массового обслуживания
Случайный патент: Зонд для исследования физикомеханических свойств грунта