Устройство для контроля дискретных объектов

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 1242 А 11 00 5.0 4 ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ АН ЭОБРЕТЕНИЯ МУ СВИДЕТЕЛЬСТ ТО(72) проверк та конт ганизаци ет обнар С,(56 ности в правност мом устр Р 102 на кото одержитлак памя(54) УСТРОЙСТВО ДЛЯНЫХ ОБЪЕКТОВ(57) Изобретениетике и вычислителжет быть использо КОНТРОЛЯ ДИСКР вающии носится к автомаой технике и моано при тестовой лю два,ки, тригкации и 3844908 06,12,8 07,07.8 В. П. УСперан Ткачен 681.3(0 Авторск 1830, кл торское иагностике дискретных объектов, Целзобретения повышение достоверно роля. Это достигается путем соответствия реакции объекльному признаку, а также ори самоконтроля, что позволя- живать ошибки нечетной кратзникающие в результате неисй в объекте контроля и в сайстве на том шаге контроля, м они появились. Устройство блок ввода, блок управления, ти, три коммутатора, накап- сумматор, сумматор по модулок сравнения, триггер ошиб- д ер общей ошибки, блок индилемент ИЛИ. 6 ил.Изобретение относится к вычислительной технике, в частности к авто матиэированным системам контроляцифровых устройств, и может быть использовано для контроля цифровых уст" 5 ройств в процессе их производства и эксплуатации.Целью изобретения является расширение области применения устройства и повышение достоверности контроля.Сущность изобретения состоит в расширении области, применения путем обесьечения возможности получения диагностической информации за счет записи реакции объекта в ячейки памяти, где хранятся соответствующие тестовые сигналы без увеличения объема блока памяти, а также в повышении до" стоверности контроля путем проверки соответствия реакции объекта контрольному признаку и органиэации самоконтроля, что позволяет обнаруживать ошибки нечетной кратности, возникактщие в результате неисправностей в объекте контроля и в самом устройстве на том шаге контроля, на котором они появились.30 На фиг. 1 приведена Функциональная схема устройства для контроля дискретных объектов; на Фиг. 2-4- функциональные схемы блоков управления, ввода и индикации соответственно; на фиг, 5 - временная диаграмма функционирования устройства; на фиг, 6 алгоритм работы устройства,Устройство для контроля дискретных объектов (фиг. 1) содержит блокпамяти, блок 2 управления, блок 3 ввода, блок 4 индикации, регистр 5, сумматор 6, коммутатор 7, блок 840 сравнения, сумматор 9 по модулю два, триггер 10 ошибки, триггер 11 ошибки, первую 12 и вторую 13 группы элементов И, элемент ИЛИ 14, объект 15 контроля, выходы 16-23 блока уп 45 равления, выход 24 признака смены адреса, выходы 25 признака начального адреса, выход 26 признака синхронизации, выход 27 признака пуска уст. ройства, тестовые выходы 28, выход 29 сумматора по модулю два, выход 30 триггера ошибки, группы выходов 31 и 32 группь 1 элементов И, выход 33 эле.мента ИЛИ 33, группу выходов 34 объекта контроля.55Блок 2 управления (фиг. 2) содержит счетчик 35 адреса, триггеры режи" ма 36 и пуска 37, генератор 38 такто вых импульсов пять элементов И 39- 43, элементы ИЛИ 44 и 45, выход 46 переполнения счетчика 35, выходы 47 и 48 генератора 38 тактовых импульсовБлок 3 ввода. (Фиг, 3) содержит генератор 49 единицы, ключ 50 ручного режима, ключи 51.1-51.Г 1 для зада ния начального адреса теста, ключ 52 синхронизации счетчика 35, ключ 53 и пуска и ключи 54.1-54.и для задания тестового набора. При замыкании ключа на выход, соответствующий этому, ключу, поступает единичный сигнал,Блок 4 индикации (фиг. 4) содержит индикаторы останова 55 устройства, номера тестового набора 56,1-56,Ю,режима., "Контроль" 57, режима "Прием"58, полной ошибки 59, кода выходной реакции 60,1-60,п.контролируемого объекта, нечетной ошибки 61,На Фиг. 6 обозначены: СТ - счетчик, Т - триггер, М 2 - сумматор по модулю два; М комбинационный сумматор; БО - регистр; В - реакции объекта.Блок 1 памяти предназначен для приема, хранения и выдачи тестовойпоследовательности и выходных реакций контролируемого объекта. Он представчяет собои оперативное запоминающееустройство статического типа. Записьинформации, поступающей на его инфор"мационный Э-вход, производится по ад"ресу, поступившему на адресный зходА, по сигналу записи, поступающемуна вход ЖБ. Считывание информации,записанной в блоке 1 памяти, производится при подаче на адресный входсоответствующего адреса. Информацияна его выходе присутствует до техпор, пока на адресный вход поступаетсоответствующии адрес. Блок 2 управления (Фиг. 2) предназначен для управления работой устройства.Счетчик 35 адреса служит для задания адреса очередного теста тестовой последовательности и выходной ре" акции контролируемого объекта, соответствующей данному тесту, а также для управления режимом работы, Запис начального кода, поступающего на его Л-вход с входа 25, производится по заднему фронту импульса, поступающему на его С-вход с входа 26, Каждый импульс, поступивший с выхода эле 1242958 4мента ИЛИ 44 на счетный вход счетчика 35 адреса, увеличивает его состояние на единицу.Триггер 36 режима предназначендля запоминания режима, в котором работает устройство. Установлениетриггера в единичное состояние осуществляется единичным сигналом, поступающим на его Я-вход с выхода 46переполнения счетчика 35 адреса.Триггер 37 пуска предназначен дляуправления запуском генератора 38тактовых импульсов. Его включениепроисходит по сигналу пПускступающему на вход 27 блока 2, а выключение - по единичному сигналу,поступающему с выхода элемента ИЛИ 45,Генератор 38 тактовых импульсовпредназначен для синхронизации рабо-ты устройства. На его выходах 47 и48 формируются серии тактовых импуль.сов.Элемент И 39 предназначен для управления счетчиком 35 адреса, импуль"сы с выхода 48 генератора 38 тактовых импульсов поступают на счетныйвход счетчика 35 адреса только в том ,случае, если на инверсный вход элемента И 39 поступает нулевой сигналс входа блока 2 управления.Элемент И 40 предназначен для управления синхронизацией регистра 5Импульсы, поступающие на его второйвход с выхода 4 генератора 38 такто"вых импульсов, проходят на выход, если на его первый вход поступает единичный сигнал с единичного выходатриггера 36 режима, что соответствует режиму Контроль".Элемент И 41 предназначен для управления стробированием, синхронизацией блока 8 сравнения. Единичныйсигнал на выходе элемента И 41 появляется, если на его первый вход поступает единичный сигнал с выхода 46переполнения счетчика 35 адреса, аустройство находится в режиме Контроль. Тогда на второй вход элементаИ 41 поступает единичный сигнал сединичного выхода триггера 36 режима. 1 О 15 20 Элемент И 42 предназначен для управления синхронизацией триггера 10 ошибки. Импульсы с выхода 48 генератора 38 тактовых импульсов проходят на выход элемента И 42 только в случае, если триггер 36 режима находится в единичном состоянии, т.е. пере 25 30 35 40 45 50 55 ключение триггера 1 О ошибки возможнотолько в режимеКонтроль",Элемент И 43 предназначен для управления остановом устройства. Сигнална его выходе появляется, если уст 1 11ройство находится в режиме Контрольи на выходе 46 счетчика 35.появляется единичный сигнал переполнения.Элемент ИЛИ 44 предназначен дляорганизации ручного диагностирующегорежима. На счетный вход счетчика 35адреса импульсы поступают через элемент ИЛИ 44 с выхода элемента И 39в автоматическом режиме и с входа 24в ручном режиме.Элемент ИЛИ 45 предназначен дляуправления выключением триггера 37пуска. Триггер 37 пуска выключаетсяпо единичному сигналу с выхода элемента И 43 и по единичному сигналус входа 33 блока 2,Блок 2 управления работает в трех режимах: двух автоматических - ПриемиКонтроль и одном ручном- "Диагностика",В исходном состоянии счетчик 35 адреса и триггеры 36 и 37 находятся в состоянии "0 , На информационное входы счетчика 35 адреса поступает начальный адрес (задается коэффици-. ент пересчета) с входа 25 начального адреса, который записываетсяпо заднему фронту синхронизирующего им пульса, поступившего с входа 26. По единичному сигналу, поступившему с входа 27, триггер 37 пуска переходит в единичное состояние и запускает генератор 38 тактовых импульсов, который начинает формировать на своих выходах 47 и 48 серии тактовых импульсов, На вход 29 сигнала поступает нулевой сигнал, разрешающий прохождение тактовых импульсов с выхода 48 генератора 38 тактовых импульсов через элементы И 39 и ИЛИ 44 на счетный вход счетчика 35. Счетчик начинает считать, и на его выходе форми руются адреса тестов, поступающие на выход 20 блока 2. На выход 19 блока 2 поступают тактовые импульсы с выхо да 47 генератора 38, Когда в счетчи ке 35 адреса сформирован адрес последнего теста, на его выходе 46 появляется единичный сигнал, а счетчик 35 адреса возвращается в нулевое состояние. По сигналу переполнения с выхода 46 счетчика 35 адреса триггер 36 режима переходит в единичное со 124295845 где х х .,х ууэ 1 50 стояние. На счетный вход счетчика 35адреса продолжают поступать тактовые импульсы с выхода 48 генератора38 тактовых импульсов через элементыИ 39 и ИЛИ 44. На разрядных выходахсчетчика 35 адреса последовательноформируются адреса тестовой последовательности, которые поступают навыход 20, На выходе 17 присутствуетединичный сигнал, на выходах 16, 18и 20 - нулевой, на выходы 19 и 21поступают тактовые импульсы с выхода 47 а на выход 23 - с выхода генератора 38 тактовых импульсов,После появления на выходе 46 единичного сигнала гереполнения (триггер36 режима находится в единичном состоянии) ох поступает через элементИ 41 на выход 22 и через элементИ 43 на первый вход элемента ИЛИ 45. По единичному сигналу с выхоца эле-;. мента ИЛИ 45 триггер 37 пуска переходит в нулевое состояние и выключает генератор 38 тактовых импульсов.Если в режиме "Контроль" обнару жена нечетная ошибка, то на инверсный вход элемента И 39 с входа 29 поступает единичный сигнал, который запрещает прохождение тактовых импульсов на счетный вход счетчика 35 адреса, и счетчик остается в преды дущем состоянии, т.е. на его выходе фиксируется адрес теста, при которомбыла обнаружена ошибка, Единичныйсигнал, поступивший на В-вход триггера 37 пуска через элемент ИЛИ 45с входа 33, переводит его в нулевоесостояние и выключает генератор 38тактовых импульсов. При необходимости, в ручном режиме "Диагностика", состояние счетчика 35 может изменяться одиночнымиимпульсами, поступающими на его счет"ный вход через элемент ИЛИ 44,Блок 3 ввода (фиг. 3) предназначен для ввода в блок 1 памяти тестовой информации в виде тестовых наборов и для управления блоком 2 управления. Блок 4 индикации предназначен для контроля за режимом работы устройст ва и отображением выходных реакций контролируемого объекта и тестовых :наборов, соответствующих этим выходным реакциям в режиме "Диагностика".Регистр 5 предназначен для записи, хранения и выдачи циклической суммы выходных реакций контролируемого объекта, Информация, поступающая на информационный В-вход регистра 5, записывается в него по заднему фронту тактового импульса, поступившего на его С-вход с выхода 2 блока 2 управления.Сумматор 6 предназначен для сумми" О рования очередной выходной реакцииконтролируемого объекта с циклической суммой выходных реакций, полученной в предыдущем цикле и хранящейся в регистре 5.15 Коммутатор 7 предназначен для коммутации информации, поступающей на информационные входы блока 1 памяти.При йоступлении единичного сигналана первый управляющий вход коммутато ра. 7 с выхода 18 блока 2 управления.на. информационные входы блока 1 памяти с выхода 28 блока 3 поступает очередной тестовый набор. При поступлении единичного сигнала на второй уп равляющий вход коммутатора 7 с выхода17 блокауправления на информационные входы блока 1 памяти свхода 34 устройства поступает очередная выходная реакция объекта контроля.30 Блок 8 сравнения предназначен длясравнения контрольной суммы выходных реакций контролируемого объекта, полу ченной после прохождения всех тесто вых наборов и хранящейся в регистре 5 35 с эталоннои контрольной суммой кофторая хранится в блоке 1 памяти.Блок 8 сравнения функционирует всоответствии с логической функцией 4 О Е = У(:,у + х у )+(х у + х у )+ (х у + х у ) значения разрядов кон"трольной суммы, хранящейся в регистре 5;значения разрядовэталонной контрольнойсуммы, хранящейся вблоке 1 памяти;значение управляющегосигнала. Таким образом, на выходе блока 8сравнения появляется единичный сигналтолько в случае неравенства контрольной суммы, полученной после прохож,вения всех тестовых наборов и храня 24295840 45 50 55 щейся в регистре 5, и эталонной кон трольной суммы при условии, если на управляющий вход блока 8 сравнения с выхода 22 блока 2 управления поступает единичный сигнал.Сумматор 9 по модулю два предна,значен для проверки на четность циклической суммы выходных реакций контролируемого объекта. Он осуществляет сложение по модулю два циклической суммы выходных реакций контроли руемого объекта, полученной в данном цикле и хранящейся в регистре 5, и контрольного разряда проверки на четность, поступающего с выхода поля 1.2 блока 1 памяти.Триггер 1 О (нечетной) ошибки предназначен для регистрации нечетной ошибки, он переходит в единичное состояние при поступлении на его Я-вход единичного сигнала с выхода сумматора 9 по модулю два по заднему фронту синхронизирующего импульса, поступившего на его С-вход с выхода 23 блока 2 управления.Триггер 11 общей ошибки предназначен для регристрации общей ошибки. Он переходит в единичное состояние при поступлении на его В-вход единичного сигнала с выхода элемента ИЛИ 14, т,е. переключение триггера 11 общей ошибки происходит в случае, если триггер 10 нечетной ошибки в единичном состоянии или на выходе блока 8 сравнения появляется единичный сигнал, соответствующий неравенству контрольной и эталонной сумм.Группы 12 и 13 элементов И предназначены для управления выходными сигналами блока 1 памяти, которые поступают на вход блока 4 индикации в случае, если триггер 11 общей ошиб. ки находится в единичном состоянии, т,е. если зарегистрирована общая ошибка, и на выход 32 устройства, когда на второй вход группы 13 элементов И поступает единичный сигнал с выхода 17 блока 2 управления, т.е. тогда, когда устройство находится в режиме "Контроль .Элемент ИЛИ 14 предназначен для управления триггером 11 общей ошибки и блоком 2 управления, Единичный сигнал на его выходе появляется, если триггер О нечетной ошибки находится в единичном состоянии или на 5 1 О 15 20 25 30 35 выходе блока 8 сравнения появляетсяединичный сигнал.Устройство работает следующим образом,В исходном состоянии все элементыпамяти находятся в нулевом состоянии(цепи установки элементов памяти висходное состояние условно не показаны),Устройство работает в трех режимах: двух автоматических Прием" иКонтроль и одном ручном - Диагностика".Перед началом работы устройствана вход блока 2 управления с выхода25 блока 3 вьода поступает двоичныйкод начального адреса (он соответствует количеству тестовых наборов втестовой последовательности), которыйзаписывается в блоке 2 управления поимпульсу, поступившему с выхода 26блока 3 ввода,В режиме "Прием" на выходе 18 блока 2 управления присутствует единичный сигнал, который поступает навход коммутатора 7 и вход блока 4 индикации, Индикатор 58 сигнализируето том, что устройство находится врежиме Прием". Первый тестовый набор с выхода 28 блока 3 ввода поступает через коммутатор 7 на информационный вход блока 1 памяти. По сигналу Пуск, поступившему с выхода27 блока 3 ввода, блок 2 управленияначинает работать в режиме "Прием",По импульсам, поступающим на вход записи с выхода 19 блока 2 управления, в блок 1 памяти записываются тестовые наборы, подаваемые на инфор мационный вход через коммутатор 7 с выхода 28 блока 3, Последовательность адресов поступает на адресный вход блока 1 памяти с выхода 20 блока 2 управления. После записи в блок памяти последнего тестового набора блок 2 управления автоматически переходит в режим Контроль , На выхо де 17 появляется единичный сигнал, который поступает на второй вход группы 13 элементов И, на управляющий вход коммутатора 7 и вход блока 4 индикации, Индикатор 57 сигнализирует о том, что устройство работает в режиме Контроль . В соответствии с первым адресом, поступающим на адресный вход блока 1 памяти, с его выхода 1, на выход 32 устройствачерез группу 13 элементов поступаетпервый тестовый набор. Выходная реакция объекта 5 контроля с выхода34 поступает через коммутатор 7 наинформационный вход блока 1 памятии по импульсу, поступившему с выходаблока 2 управления, записывается вблок 1 памяти по адресу того тестового набора, которому она соответст- Овует. С выхода 34 выходная реакцияконтролируемого объекта также поступает на первый вход комбинационногосумматора 6, на котором она суммируется с содержимым регистра 5 (в исходном состоянии регистр 5 обнулен),Полученная сумма по заднему фронтуимпульса, поступившему на вход синхронизации регистра 5 с выхода 21блока 2 управления, записывается в 20регистр 5, с выхода которого она поступает на вход сумматора 9 по модулю два. На другой вход сумматора 9.по модулю два поступает сигнал признака контроля на четность выхода .2 25блока 1 памяти, который вместе с содержимым регистра 5 суммируется помодулю два. Если нечетной ошибки невозникает, то на выходе сумматора 9по модулю два присутствует нулевой 30сигнал, и цикл работы устройства повторяется,Если же на данном шаге тестирования возникает нечетная ошибка, то навыходе сумматора 9 по модулю два появляется единичный сигнал, .которыйпоступает на вход блока 4 индикации,индикатор 61 которого сигнализируето возникновении нечетной ошибки, Кро.ме того, единичный сигнал поступаетна вход блока 2 управления и наБ-вход триггера 10 ошибки. По переднему фронту импульса, поступившегона вход синхронизации с выхода 23блока 2 управления, триггер 10 ошиб-"ки переходит в единичное состояние.Единичный сигнал через элемент ИЛИ 14поступает на вход блока 2 управленияи на 8-вход триггера 11 общей ошибки,Последний переходит в единичное состояние, о чем сигнализирует индикатор 59 блока 4 индикации. Единичный сигнал с выхода триггера 11 общей ошибки также поступает на второй вход группы 12 элементов И и раз" 55решает подачу выходной реакции контролируемого объекта на вход блокач индикаций, которая отображается инцикаторами 60.1-60,гц, Блокуправления в соответствии с посту пишими на его первый и Второй упавляющие входы единичными сигналами прекращает свою работу и па его выходе20 присутствует адрес того тестовогонабора, при отработке которого былаобнаружена нечетная ошибка. Этот адрес поступает на четвертый вход блока ч индикации и отображается его индикаторами 56,1-56.и,Если в гроцессе тестирования печетных ошибок не обнаружено, то по окончании тестирования на управляющийвход блока 8 сравнения с выхода 22блока 2 угравления поступает елиничный управляющий сигнал, Блок 8 сравнения производит сравнение эталоннойсуммы поступающей на его первый входс выхода 1,1 блока 1 памяти, с контрольной суммой полученной в результате тестирования и поступающей на еговторой вход с выхода регистра 5,Если эталонная и контрольная суммы равны, то на выходе блока 8 сравнения присутствует нулевой сигнал,триггер 11 общей ошибки остается внулевом состоянии, блок 2 управленияавтоматически прекращает работу. ина его выходе 16 появляется единичный сигнал, который поступает на входблока 4 индикации. Индикатор 55 сигнализирует об остановке устройства,что вместе с отсутствием сигналов оттриггеров ошибки свидетельствует о"норме" объекта контроля,Если же эталонная и контрольная суммы не совпадают, то на выходе блока 8 сравнения появляется единичный сигнал, который через элемент ИЛИ, 14 поступает на второй управляющий вход блока 2 управления и на 8-вход триггера.общей ошибки, который переходит и единичное состояние, Единичный сигнал с выхода триггера 11 обшей ошибки гоступает на входы группы 12 элементов И и блока 4 индикации, Блок 2 управления по сигналу, поступившему на его второй управляюший вход, прекращает работу, и на его выходе 16 появляется единичный сигнал. В блоке 4 индикации отображены адрес после;него тестового набора и соответствующая ему выходная реакпия контролируемого объекта, а также сигнал останова и сигнал общей ошибки.Таким образом устройство работаетв двух автоматических режимах Прием"и "Контроль",Если же при контроле обнаруженаошибка. в результате суммирования,то оператор имеет возможность просмотреть последовательность выходныхреакций контролируемого объекта. После каждого замыкания ключа 50 блока3 ввода на его выходе 24 формируетсяединичный сигнал. По этим сигналам.блок 2 управления выдает последовательность адресов, которые с выхода20 поступают на адресный вход блока1 памяти. На выходе блока 1 памяти .присутствуют выходные реакции контролируемого объекта, которые поступаютчерез группу 12 элементов И (так кактриггер 1 общей ошибки находится вединичном состоянии ) на вход блока 4индикации, Таким образом, в блоке 4индикации после каждого замыканияключа 50 блока 3 ввода отображаютсяномер (адрес) тестового набора и соответствующая этому тестовому наборувыходная реакция контролируемого объ"екта, т.е. оператор обладает достаточной информацией для локализациивозникшего отказа.В случае обнаружения нечетной ошибки в блоке 4 индикации отображаются номер тестового набора, при обработке которого возникла нечетная ошибка, и соответствующая этому тес товому набору выходная реакция контролируемого объекта.Формула изобретенияУстройство для контроля дискретных объектов, содержащее блок ввода, блок памяти, сумматор, регистр, блок сравнения, блок управления, включающий генератор тактовых импульсов, первый элемент И, триггер пуска, триггер режима, счетчик адреса и пер" вый элемент ИЛИ, причем разрядные выходы счетчика адреса соединены с адресными входами блока памяти, группа выходов контролируемого дискретного объекта соединена с первой группой входов сумматора, группа выходов которого соединена с первой группой информационных входов блока сравнения и с второй группой входов сумматора, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства и повышения достоверности контроля, оно содержит коммутатор, первую и вторую группы элементов И, блок индикации, сумматор по модулю два, триггер ошибки, триггер общей ошибки, второй элемент ИЛИ, а блок управления содержит третий элемент ИЛИ, второй,. третий, четвертый и пятый элементы И, причем выходы признака начального адреса блока ввода О соединены с информационными входамисчетчика адреса, вход синхронизации которого соединен с выходом признака синхронизации блока ввода, выход признака смены адреса которого сое динен с первым входом первого элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, вью ход переполнения которого соединен с первыми входами первого, второго элементов И и с единичным входом триггера режима, прямой выход которогосоединен с первыми входами третьего,и четвертого элементов И, вторымивходами первого и второго элементовИ, первым управляющим входом коммутатора, первыми входами элементов Ипервой группы и первым информациониымвходом блока индикации, выход пятогоэлемента И соединен с вторым входом 30 первого элемента ИЛИ, прямой входпятого элемента И соединен с первымвьжодом генератора тактовых импульсов и вторым входом четвертого элемента И, второй выход генератора так товых импульсов соединен с вторым )входом третьего элемента И и входомзаписи блока памяти, информационныевходы которого соединены с выходамикоммутатора, первая группа информа ционных входов которого соединена сгруппой выходов контролируемого дискретного объекта, вторая группа информационньж входов коммутатора соединена с группой тестовых выходов бло" 45 ка ввода, выход признака начала работы блока ввода соединен с единичнымвходом триггера пуска, прямой выходкоторого соединен с входом пуска генератора тактовых импульсов, инверс ный выход триггера пуска соединен свторым информационным входом блока индикации, выход "Равноблока сравне-.ния соединен с первым входом второгоэлемента ИЛИ, выход которого соединен 55 с единичными входом триггера общейошибки и первым входом третьего элемента ИЛИ, выход которого соединен снулевым входом триггера пуска, прямой1"42958 13выход триггера общей ошибки соединен с третьим информационным входом блока индикации и первыми входами элементов И второй группы, вторые входы которых соединены с выходами блока памяти, вторые входы элементов И первой груп пы соединены с тестовыми выходами бло" ка памяти, вторая группа информацион ных входов блока сравнения соединена с выходами поля эталона блока памяти, вход синхронизации которого соединен с выходом первого элемента И, выход второго элемента И соединен с вторым входом третьего элемента ИЛИ, выход третьего элемента И соединен с входом синхронизации регистра, выход четвертого элемента И соединен с входом син" хронизации триггера ошибки,:информационный вход которого соединен с выходом сумматора по модулюдва, с чет 14вертым информационным входом блока индикации и инверсным входом пятого элемента И, инверсный выход триггера режима соединен с пятым информационным входом блока индикации и вторым управляющим входом коммутатора, выхо. ды элементов И первой группы соеди иены с информационными входами контролируемого дискретного объекта, выходы элементов И второй группы соединены с первой группой информацион ных входов блока индикации, вторая группа информационных входов которого соединена с разрядными выходами счетчика адреса, прямой выход триггера ошибки соединен с вторым входом второго элемента ИЛИ, выход признака контроля по четности блока памяти соединен с вхоцом синхронизации сум" матора по модулю два.