Устройство для контроля управляющих сигналов интерфейса

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 94 С 06 Р 1 КОМИТЕТ СССР ЕТЕНИЙ И ОТНРЬ 1 ТИГОСУД АРСТВЕННЫИПО ДЕЛАМ ИЗОБ ОПИСАН БРЕТЕН уьД27 СССР 1979.ПРАВЛВОЩИХ бласт тел техник овышение достостройство контрощая шина". У этонкции - захватали интерфейса(54) УСТРОЙСТВО КОНТРОЗИ УСИГНАЛОВ ИНТКРфКЙСА 7 Изобретение относитс автоматики и вычислЦель изобретения -верности контроля.лирует интерфейс "Ого интерфейса две фуи удержание магист,801215111 и обмен словом интерфейса. Устройство контролирует каждые слова, соответствующие этим функциям. Каждоеслово фиксируется по переднему и зад"нему Фронтам на двух Я -триггерах.После того, как получены все слова,относящиеся к .какой-либо издвухфункций интерфейса, срабатываетГ-триггер, который приводит в исходное состояние соответствующиеВ -триггеры, и устройство готово воспринять следующее сообщение. При появлении сбоев в работе интерфейса,.средства анализа обеспечивают блокировку 1 К -триггеров с сохранениемисходной информации. Сбой фиксируется не только при неправильной последовательности слов,но также при нару"шенин длительности обмена и захватамагистрали. 6 ил.Изобретение относится к вычислительной технике и может быть использовано для оперативного контроля управляющих сигналов дискретных аппаратных интерфейсов. 5Цель изобретения - повышение достоверности контроля.На фиг.1 представлена блок-схемапредлагаемого устройства применительно к интерфейсу с управляющими сиг Оналами; на Фиг,2 - то же, применительно к интерфейсу "Общая шинами; нафиг.З - схема блока анализа, на Фиг,4 схема блока Формирования временныхзадержек; на фиг.5 - схема блока 15Формирования сигналов сброса; нафиг,6 - пример выполнения каналовзаписи сообщений применительно к интерфейсу "Общая шина",Устройство содержит (Фиг.1) информационные входы 1 1 - 1 (где п - число контролируемых сигналов интерфейса), буферный регистр 2, группу элементов ИЛИ 3- Зк (где к - числоФункций интерФейса), блок 4 анализа, каналы 51- 5 записи сообщений,блок 6 формирования временных задержек, элемент ИЛИ 7 и блок 8 Формирования сигналов сброса.Устройство для контроля управляю- З 0щих сигналов интерфейса Общая шина(фиг.2) содержит инФормационныевходы 1, буферный регистр 2, элементы ИЛИ 3. 1 - 3.2, блок 4 анализа,каналы 51- 5 7 записи сообщений, блок 356 Формирования временных задержеки элемент ИЛИ 7.Блок анализа (фиг.З) содержитэлементы ИЛИ 9-14, элемент И-НЕ 15и элементы И 16-26.40Блок формирования временных задержек (Фиг.4) содержит элементыИЛИ 27 и 28, элементы И 29-31 иэлементы 32 и 33 задержки.45Блок Формирования сигналов сброса (Фиг.5) содержит триггеры 34 и 35 совпадения, реализованные на элементах И-ИЛИ. Канал записи сообщений содержиттриггеры 36- 36, 37 - 37 .В общем случае в магистральномнезависимом машинном могут бытьвыделены следующие интерфейсные функ.ции; захват / удержание магистрали(данные поступают в формате, соответствующем интерфейсу); обмен командами управления (напрнмер, управлениевнешними устройствами) и т,д.Поэтому в зависимости от функций,которые выполняет интерфейс, устройство для контроля управляющих сигналов интерфейса должно проконтролировать наличие и завершенность каждой интерфейсной функции в соответствии с логическим описанием интерфейса.Следовательно, число средств,обеспечивающих контроль прохождениясигналов (соответствующих каждойфункции интерфейса), таймированиепроцессов захвата / удержания магистрали, а также обмена, определяется числом Функций, которые выполняет интерфейс.Б случае интерфейса "Общая шина"таких функций две (захват / удержание и обмен), следовательно, и число технических средств будет определяться числом два,В интерфейсе "Общая шинЭ к. сипналам захват / удержание магистралиотносятся сигналы РЗМ, ОБМ, ПЗ, ПРР;к сигналам обмена - ДЗП, ДЧТ, ОТВ.В соответствии с изложенным также необходимо протаймировать все время работы интерфейса и время обмена,После завершения очередного обменанеобходимо обеспечить возможностьконтроля следующего сообщения, длячего необходимо сбросить каналызаписи сообщений, соответствующихконтролируемым сигналам, в исходное(нулевое) состояние,Рассмотрим пример выполнения устройства для контроля интерфейса применительно к интерфейсу "Общая шина"1215111 Таблица 1 Входыблокаформирования Входыбуферногорегистра Выходы каналов записисообщений(У тригг Входы блока формирования сигнало сброса Обозначение сигналов на Входы канал апис магистр ОШсообщний ро временных задержек р 36- РЗМ ригг 36, 3- РЗМ + 1 канал М Тр 36. - ПЗ Тр 37, - ПЗ Триггера 36, 37 ИПЗН 2 ка Збя- ОТВ ОТВН ригге- , ОТВ Т 36,О37 Тригге+ канал риггера бв ДЧ+ Тр 37 з ДЧТ Тр Збь ДЗП+ Триггер канал 37 е ДЗП 37 36 ПРР Тригге 36, 3+ 7 ПРР канал Пконтлонкце уруемьи 4сооб лов выхо си со врем ванкя еги и С И)"-РЗ 1УО 68 ОБМ С,Щ:ОТЬ+ Мдзп чАзп РЗМ ПЪ ОЪ 051 ОБИ ЧиТПРР ПРР );ать (дчтдчт чдьО+Дзп); И ЯОЬ ЧПЗ датчад ч иПРР ЧС,(ЙКРЗИ речень сигналов, подлежащих олю, представлен в первой кое табл. 1, далее,в этой же табли-; азаны соответствующие контролишинам каналы 5- 5, записей щений, обозначение выходов канааписи сообщений и подключение дов.1 К-триггеров каналов запиобщений к блоку формирования нных задержек, к блоку формиросигналов сброса и буферного тра. Символом (+) обозначено ключение выходов 1 К-триггеров, а40 символом (-) - отсутствие сиязеймежду 1 К-триггерами каналов записисообщений и перечисленными бпокамк.Для интерфейса "Общая шина" выделяются две интерфейсные функции,и, следовательно, блок формированиясигналов сброса (ответственен эаобеспечение возможности принятия следующего сообщения) содержит два средства, обеспечивающих это требование,в данном случае это триггеры 34 и35 совпадения,фунКционирующие следующим образом:выходах триггеров 1 О34 и 35 совпадения соответственно. ВВыходы этих триггеров совпадения ч через соответствующий каждому триг д геру элемент ИЛИ 31- 3 подключены . н к входам сброса тех каналов записи сообщений, выходы которых однозначно определяются приведенным выражением, . в которое описывает работу соответству О д ющих триггеров совпадения.Смысловая нагрузка этого выражения состоит в следующем. Эти триггеры устанавл:ваются в единичное состояние по окончании процедуры обме на и захвата по интерфейсу, причем обмен может вестись в режиме прерывания.В первом случае установка триггера производится после прохождения по ЗО магистрали сигнала прерывания (ПРР), что характеризуется установкой в логическую единицу обоих триггеров канала 5 (ПРР ИРР 1)Во втором случае условием установки является обмен сигналами разряжения (РМЗ) подтверждения запроса (ПЗ) и обмена (ОБМ), что соответствует следующему состоянию выходов каналов 51, 5 и 5 (РЗМ РЗМ ПЗ ПЗ ОБМ 4 б л ОБМ = 1). Сброс данного триггера в ноль производится толькопо завер-, шению перехода всех триггеров кана лов записей сообщений 5 59 5 ид 5 в состояние логического нуля.45Для триггера 35 совпадения справедливо следующее, Установка его производится по завершении очередного обмена словом,(безразлично, ведется запись или чтение), Завершение 5 О операции обмена характеризуется на.личием на выходе каналов 5 з 9 559 56 одного из следующих состояний:(ДЗП ДЗП ОТВ ОТВ ) = 1 или (Д 4 Т Д 4 Т ОТВ ОТВ ) = 1 для очередной операции 55 записи и чтения соответственно.Сброс данного триггера осуществляется только при переходе всех где С и С(С) - текущее значениесигналов на выходах триггеров 34 и 35 совпаде 5ния соответственно;С(С) и С (Г.-1) - предыдущие значения сигналов на триггеров каналов 589 59 6 в состояние логического нуля,Работа устройства начинается с подачи уровня логической единицы навход начальной установки устройства,после чего на выходе элемента ИЛИ 14появляется тот же уровень, которыйотключает все каналы 5- 57 записисообщений от информационных входовустройства, поскольку передача уровнялогической единицы на инверсныеходы триггеров сделает их невосприимивыми к принятию информации по вхоам С. После этого в блоке 4 анализаа выходе элемента ИЛИ 12 формируется сигнал логической. единицы, этимуровнем буферный регистр 2 устанавлиается в состояние, когда на выхоах присутствует код - все единицы,. появление такого кода на входахэлементов И-НЕ 15 и ИЛИ 10 В блокеанализа вызывает переход в ноль сигнала выхода элемента ИЛИ 13(т,ВН)после которого происходит сброс (переход в ноль) выхода элемента ИЛИ 12(т.ТБТ)9 после чего возникнет логическая единица на выходе элемента. И 17 ипроисходит переход в логическую единицу элемента ИЛИ 11 (т 9 Г), Затемэтот уровень, поступая на выходыэлементов ИЛИ 3 и 39 вызывает сбросв нулевое состояние всех И -триггеров, всех каналов записи сообщенийи, кроме того, вызывает переход внулевое состояние буферного регистра.Тогда на выходе элемента И-НЕ 15сформируется логическая единица, ана выходе элемента ИЛИ 10 - сигналогического"нуля" .Установка этихсостояний на выходе этик элементовызовет переход элемента,ИЛИ 13 из"0" в " 1". Далее блок анализа перехоит в режим ожидания сброса сигналаначальной установки. После установения НУ выход элемента ИЛИ 9 переходит из 1 В 0 9 ВызыВЯЯ 9 В своюочередь, переход в "01 сигналас выхода элемента ИЛИ 13 после соответствующего перехода на выходеэлемента И 18,На этом блок анализа завершает процедуру начальной установки и переходит в режим ожидания завершения очередного обмена по магистрали, т.е, установления на магистрали всех нулей, что зафиксируется элементом ИЛИ 7 и вызовет пропадание сигнала на выходе элемента ИЛИ 14, который, поступая на инверсные У-входы триггеров, разрешит им принимать информацию по входу С. Таким образом, завершена процедура начальной установкии устройство готово к осуществле-нию контроля обмена управляющимисигналами интерфейса.1215111 10 шении максимально допустимого дляинтерфейса "Общая шина" времени наприсутствии сигналов обмена нашинах интерфейса,При возникновении сигнала (гТБТ)с выхода элемента ИЛИ 12 производится запуск элементов 32 и 33 задержки с целью установления разрядовбуферного регистра 2 в состояние"1" в соответствии с выражениями5 уйфСброс каждого разряда буферного3регистра 2 происходит по сигналам,которые формирует элемент ИЛИ 11в блоке 4 анализа.Установка каждого разряда буферного регистра 2, реализованного на.триггерах, происходит по законам: 5 10 15 Я= РЗП ПРР УГРР ОбИ 1/Р,ЧТ+АЗП ЧТ 5 Т;5= Т 5 ТЧОБИ 1 РЗИ РЗМ ОТЬ Отб ПЗ ОЬМ (АЧЗз = ТЬТЧОТ 6 Р ЗМ ( АЧТ АЧТ РРР. ЙРР ОТЬ+);б=ТЯТЧРЗИРЗМЧПРР ПРРР, Яп = элемент 32 задержки,9 п = элемент 33 задержки.Наличие в буферном регистре хотя бы одного разряда в состояниилогической "1" приводит к установке этого уровня на выходе элементаИЛИ 14 в блоке анализа, что вызовет отклонение устройства от шин магистрали, и сохранению информации об ошибке до прихода следующего импульса начальной установки на вход элемента ИЛИ 9..1 ДЧт ЧЗОАЗП й 1 формула изобретения40 45 Диаграмма табл. 2 описывает ,работу блока анализа для следующего множества точек блока анализа: А, НУ, ОТК ТЯТ, Г, ВН, ТНУ в.данной последовательности. Символом Х обозначены значения переменных из данного множества, которые безразличны в определенных состояниях представленной диаграммы, Качество работы соответствует ситуации 00,0000,00, Появление "1" на выходе элемента 32 задержки свидетельствует о превьппении времени обмена максимально допустимого време-ни обмена по магистрали данного сообщения.Появление "1" на выходе элемента 33 задержкисвидетельствует о превыУстройство контроля управляющих сигналов интерфейса, содержащее первый, второй и третий элементы ИЛИ и буферный регистр, причем выходы буферного регистра образуют группу информационных выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения достоверности контроля, оно содержит блок формирования временных задержек, блок анализа, семь каналов записи сообщений, причем блок анализа содержит элемент И-НЕ, четвертый, пятый, шестой, седьмой, восьмой и девятый элементы ИЛИ и элементы И с первого по одиннадцатый, блок формирования временных задержек - десятый и одиннадцатый эле 30 35 50 55 менты ИЛИ, двенадцатый, тринадцатыйи четырнадцатый элементы И и дваэлемента задержки, блок Формирования сигналов сброса содержит дватриггера совпадения, каждый каналзаписи сообщений - два триггера,причем входы синхронизации первогои второго триггеров каждого каналазаписи сообщений соединены с соответствующими шинами контролируемыхсигналов интерфейса, соеДинены свходами первого элемента ИЛИ иявляются информационнымн входамиустройства, входы сброса первогои второго триггеров первого, второго, четвертого и седьмого каналовзаписи сообщений соединены с выходом второго элемента ИЛИ, входысброса первого и второго триггеровтретьего, пятого и шестого каналовзаписи сообщений соединены с выходом третьего элемента ИЛИ, инверсные единичные входы первогои второго триггеров каждого каналазаписи сообщений - с выходом четвертого элемента ИЛИ, выходом ошибкиустройства и первыми входами первого и второго элемента И, нулевыевходы первого и второго триггероввсех каналов записи сообщений, подключенных к шине нулевого потенциалаустройства, выходы первого и второго триггеров первого, второго, четвертого и седьмого каналов записи сообщений соединены с информационными входами первого триггера совпадения, информационные входы второго триггера совпадения соединены с выходами первого и второго триггеров третьего, пятого и шес ого каналов записи сообщений, выходы первого и второго триггеров совпадения соединены с первыми входами второго и третьего элементов ИЛИ соответственно, выходы буферного регистра сое динены с входами элемента И-НЕ ивходами пятого элемента ИЛИ и образуют информационные выходы устройства, выход элемента И-НЕ соеди - нен с прямым входом третьего и пер-. вым входом четвертого элементов И, выход пятого элемента ИЛИ соединен с первым входом четвертого элемента ИЛИ и с инверсными входами третьего и пятого элемента И, выход шестого р 5 элемента ИЛИ соединен с вторым входом четвертого элемента И, прямым входом пятого элемента И, прямыми входами шестого и седьмого элементов И, первым инверсным входом восьмого элемента И и инверсным входом девятого элемента И, выход седьмого элемента ИЛИ соединен с входом установки буферного регистра и входом запуска блока форми 35 рования временных задержек, с вторым входом седьмого элемента И и вторым инверсным входом восьмого элемента И, выход восьмого элемента ИЛИ сое" динен с вторыми входами второго и 4 О третьего элементов ИЛИ, входом сброса буферного регистра, первым входом десятого элемента И, прямым входом девятого элемента И, инверсным входом одиннадцатого элемен та И, вторым входом первого элемента И, первый вход девятого элемента ИЛИ соединен с входом начальной установки устройства, выход девятого элемента ИЛИ соединен с прямыми входами восьмого и одиннадцатогоэлементов И, с вторыми входами шес.того и десятого элементов И и свторым входом четвертого элементаИЛИ, второй вход второго элементаИ соединен с выходом первого элемента ИЛИ, выходы первого и второгоэлементов И соединены с третьими четвертьи входами четвертого элемента ИЛИ, выходы третьего, четвертого и пятого элементов И соединеныс входами шестого элемента ИЛИ,выходы шестого и седьмого элементовИ соединены с входами седьмого элемента ИЛИ, выходы восьмого, девятого и десятого элементов И соединеныс входами восьмого элемента ИЛИ,выход одиннадцатого элемента И соединен с вторым входом десятого элемента ИЛИ, вход запуска блока формирования временных задержек соединенс первыми входами десятогои одиннадцатого элементов ИЛИ, второйвход десятого элемента ИЛИ соединенс выходом первого триггера первогоканала записи. сообщения, инверсныевходы двенадцатого, тринадцатого ичетырнадцатого элементов И соединеныс выходом второго триггера третьегоканала записи сообщений, вторыевходы двенадцатого, тринадцатогои четырнадцатого элементов И соединены с выходами первых, триггеровпятого, шестого и седьмого каналовзаписи сообщений, выходы двенадцатого, тринадцатого и четырнадцатого элементов И соединены с вторым,третьим и четвертым входами одиннадцатого элемента ИЛИ соответственно,выходы десятого и одиннадцатого элементов ИЛИ соединены соответственночерез первый и второй элементы задержки с первой группой информационных входов буферного регистра, вторая группа информационных входов которого соединена с выходами первьщ и вторыхтриггеров всех каналов записисообщений, 1215111