Байт-мультиплексный канал

ОПИСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУСоюз Советских Социалистических Реслублик1803699 161) Доцтццтс.ьцое к двт. свцд-ву 51) Ч.Кл,з 606 ГЗ/04 8-24 с 15.10,79 121) 2831568соединением заявки -2) Л 5 в,осуаарственный комитв 3) Приоритет -3) Опубликовано 23.01,82. Бюлле елам изобретени и открытий 53) УДК 681.3(088.8 ць МЗ ата опубликования описания 23.01.82) Заявител 4) БАЙТ-МУЛЬТИПЛЕКСНЫЙ КАНА Изобретение относится к вычислительной технике, в частности к системам обмена информацией между периферийными устройствами ц оперативным запоминающим устройством (ОЗУ) 1.1 ВМ, и может быть использовано в системах обмсцд данными.Известны каналы ввода-вывода, которые имеют связь с периферийными устройствами посредством нескольких интерфейсов ввода-вывода, обеспечиваемую блоками сопряжения с медленнодействующими и быстродействующими устройствами. Эти каналы состоят из блока местной памяти, блока формирования упрдвляогне информации, блока сопряжения с мсдлсццодействуюшими периферийными устройствами, блоков сопряжения с быстродействующими периферийными устройствами, блока модификации управляющей информацией, блока распределения приоритетов ц блока ут- равления.Однако известные каналы из-за жесткого распределения приоритетов по удовлетворении запросов от блоков сопряжения с периферийными устройствами ца обмен ицфорхтаией с ОЗУ не имеют возможности обмениваться данцымц с буфером каналов в управлении ОЗУ (а только цспссрсдствеццо с ОЗУ), цикл обращения к которому значительно меньше цикла обращения к ОЗУ. Повышение быстродействия канала в этом случае невозможно из-за увеличения числа обращения к ОЗУ от канала и, сле доватсльно, увеличения числа конфликтныхситуаций между каналом и центральным процессором по обращении к ОЗУ, что приводит к снижению производительности всей вычислительной системы в целом.10 Наиболее близким по технической сущности и достигаемому эффекту к изобретению является байт-мультиплексный канал, состоящий из блока хранения управляющей информации, блока формирования п рдвляющсй информации, блока сопряженияс .сдлсццодействующимц устройствами, блокв сопряжения с быстродействующими . ст;Ойствдмц, блока модификации управяюцтсй информации, блока управления, 20 блока распределения приоритетов.Такой канал имеет недостт цо высоко прцзводителъцость, котти)а 5 ОомсловЛС 5 Д СВОЗ МОЖОСТЬ 0 НС.ОЛЬЗВДИ 5 ПРИ бмс:с дснныхи между кацдлом и ОЗУ бу фсра канала в управлении ОЗУ, так какцикл обмена данньм 5 и с буфером канала в управлении ОЗУ значительно мсцьшс цикла обмена с ОЗУ. Это приводит к сниже, ию призводцтсльцостц вы цслцтсльцой системы в целом и увеличению конфликт 893699,Д . Б ) Б О,.1.Целью изобретсиия яцл:е Гся ск т 1 сИИЕ ПрОИЗБОдцтЕЛЬИОСтц КЯИЯЛЯ ,(.)Стигается тем, что в байт-мультиплсксиыйканал, содержаций блок управления, блокх р 3 1 с: 1т 51 1 р я 3,51 ю и с йф) рд 1 ц (О к(3РдсиРслслсциЯ ИРиоРитст(ш, блок , О,;,тК Я Ц И И У П Р Д БГ 51 )О ГЦ С Й т ) И ф 0;) Х 1 Д 1( тт, (ф О р М ) т р 0 Б, ц И;1 Х ц р Я З,и О И С Й И.О р; ),т .,бгОК: Соцр 51 К,Сипя г бы тцг С;) )3;)т)тЗ С.р 01 СТБ;т)1( т) "гтт, )т)5т,151 т( т(цодейс Вуюци)ми х строЙСТБ;ми, цс.рвьй,ЗТОРОИ 1 РСТ)1 т Ц ЯСТВ( т) т Ы; тХ:.БХО.",ц;)двл 511 ОИсЙ ифо,тг яппи и бг 10 кд:т)дЦСИ 51, ПЭД)З 1 РОП(.Й Иифо)ЭМЯЦЦИ, )3 ТОРОИ БХО,.3 ЫХОД КООРОГО СОС:ИЦС 1 С Т,)Г.Ыи м;хо О) "зь: хоОм блока р 1:зг си 51СтВСРГЫй, Пытцй, ШЕСТОЙ И ССДЬМОй ЗХОды-выходы олока управсия подкл 0)Гц ГГОт 13 хст,с 1 ИО к тпс Б.,х Бх ,-цт)х- дм Кдцд;1 Я, К БТСрЫХ 3:то,(ЯХ 1-БЫ.;О.;д) Йлг- к 013 (.Оцр 5(1(спи64 с ро. (сЙ с В тк и(и ттстРОЙств;,т, Й,)окд (О,цИк(1 хР;Б: руИу тлсмсц зв 11, регистр)Изцдкоз,,.Шц(;)рд: т) К 1; )( , Сц"Д :т тц ГГСП КОЦЦД ЙЛОКД И ДД Элемеита13 1 сри й Вход блока сосдииси с пер 3 ЬМ Ц ВХхд)И ГОМИ ЦЫ Э, Г тГЦ Оп: . ) )БГО, ВТОРО И РСТ )т т 0 Э)ГС(Х)113ЗХОЛ 6.ОК( СОС те С церЗЫ;, ,;, - 55 Б)(П ОО ЭС) С;)". т1, 1 З т )т З т ЗХО;т Я Х И Б О.т)г ЭГГм( 1: Гт1 . Г;)тт Ицы Э,СМС ) Оц 1 1, ВЫхОд которой СОС,ицс 3 с пср 3 ым Входом рс- .: С".р) З 1 К(гц, Б 3 Ор,)1;ХОО ЭЛК 1с.( к 3 яхо у Б 1 грОГО )Г 1 сит 3 1,111, д и.0;О) К ИГР 30т 3 Як)Г Й,ОКД И ПСР..ляя установкой сигналов уровней приоритета так, что до тех пор, пока установленодин из уровней регистра признаков, возможна прп удовлетворении запроса уста.новка только соответству ющего уровняприоритетов, удовлетворение всех остальных запросов, даже старших, т. е. установка всех остальных уровней приоритетов согласно присвоенному приоритету, блокируется.Таким образом, при наличии сигнала срегистра признаков организуется подрядобмен несколькими словами данных блока6 с ОЗУ, т. е. производится обмен по одному массиву данных, что дает .возможностьиспользовать буфер канала в ОЗУ.Блок 6, имея буфер для накоплвнияданных, в общем случае первоначально устанавливает запросы на обмен даиными,когда заполнение буфера СПК позволяетпринять (при операции считывания из ОЗУ)или выдать (при операции записи в ОЗУ)юличвство слов данных,не меныше полного объема буфера канала ОЗУ (напримвр,четы,ре),При удовлетворвнии первого запроса отблока 6 на обмен словом данных блоком 4согласно лриовоенному приоритету устанавливается соответствующий, разряд регист.ра 18 признаков блокового обмена. Обменсловом данных с ОЗУ производится под управлением блока 5 по шине 10. После завершения обслуживания первого запроса отблока 6 (в общем случае завершения обмвна с ОЗУ), для которого установлвнаризнак блокового обмена, сразу же формируютновый запрос на обмел следующим словомданных, который немедленно удовлетворяется независимо от наличия других запросов, даже тех, которые являются стар 1 шими при жестком удовлетворении запросов,Следовательно, ларушается жесткоераспределение в удовлетворении запросовсогласно присвоенному дриоритету при,на.личии сигнала с регистра 18 признаков нпроисходит обмен одним массивом данных,:что дает возможность обмениваться данными с буфвром каналов в уцравлвнии ОЗУ,Такой обмен продолжается до тех пор, пока не сбросится указатель блокового обмена рвгистра признаков и не возникнет одноиз условий на входе элемента ИЛИ 25, вы.ход которого управляет сбросом регистрапризнаков,Условия сброса регистра признаков возникают при полном заполнеиии (рассасывании) буфера канала в ОЗУ, по завершении обмена данными ло инициативе каркалаили периферийного устройства, прои возникновеиии экстренных ситуаций (например,сбойных) .Заполнение (рассасывание) буфера канала в управлении ОЗУ оиределяепся де 1 шифратором 19 конца обмена с буфером 5 10 15 20 25 30 35 40 45 50 55 60 65 канала: при наличии признака блокового обмена, поступающего на двшифратор с выхода регистра 18 вризнаков, анализируется а,дрвс данных в момент формирования за проса на обмен данными в ОЗУ, поступающий по управляющим шинам 15 из блока 5,При адресе данных, соответствующем полному заполнению (рассасыванию) буфера канала в ОЗУ, происходит обращение в ОЗУ на освобождение (заполнение) буфера; .на выходе дешифратора 19 возникают ,сигналы, поступающие по шиле 14 в блок 6 и на элемент И 20, с выхода которого сигнал поступает на аддин из входов элемента И 23 и на один из входов элемента ИЛИ 24, выход которого управляет установкой триггера 16 конца блока. Сипнал с триггера,конца блока по шине 14 поступает в соответствующий блок 6. Совокулность сигналов с двшифратора 19 и триггера 16 на вине 14, указывающая на полное заполнение (рассасыванне) буфера канала 1 в управлевии ОЗУ, дает возможность, если исчезли условия первоначальной установки запросов на обмен данными, дрецратить серию запросов на обмен данными из блока 6, который сбрасывает сигнал признака обмена данными.При отсутствии признака обмена данными от соответствующего блока 6, поступающего по управляющей шине 14 на элемент И 23, и наличии сигнала на выходе элемента И 20 возникает сигнал на выходе элемента И 23 который через элемент ИЛИ 25 сбрасывает, регистр 18 признаков. Блоковый обмен данными завершается. Вступает в силу удовлетворение зацросов согласно ,прнсвоенному приоритету. Если условия первоначальной установки запросов не исчезли в блоке 6 лри поступлвнии сигналов по шине 14, блок 6 не сбрасывает сигнал признака обмена данными, запросы на обмен данными не блокирует. В этом случае не срабатывает элемент И 23 и сброса регистра 18 признаков,не происходит. Блоковый обмен продолжается уже с обновленным буфером каналов в управлении ОЗУ.Завершение блокового обмена даннымы по инициативе канала (при отсутствии сбойных ситуаций) происходит при исчерпании счета данных в текущем управляющем слове канала. Сигнал нулевого счета данных поступает из блока 5 ло.шине 15 иа элемент И 22 при,наличии сигнала уровня ириоритета блока 6 из блока 4, поступающего ло управляющей щине 13 на другой вход элемента И 22, на выходе элемвнта И 22 возиикает сигнал, поступающий на входы элементов ИЛИ 24 и 25, Устанавливается сигнал на выходе тритгера 16 юнца блока, который лоступает по шине 14 в блок 6, тле безусловно сбрасывается аигнал признака обмена данными и блокируются запросы на обмен данными, Сигнал управления концом масива по пгине 14 проходит а50 55 б 0 65 блок 5, формирующий сигнал КОНЕЦ МАССИВА при поступлении которого в управление ОЗУ по шине 10 при организации обращения в ОЗУ происходит освобождение буфера канала. Сигнал с выхода элемента ИЛИ 25 сбрасывает регистр 18 ,призиаков. Блоковый обмен данными,завершается. Таким образом, сигнал КОНЕЦ МАССИВА при блоковом обмене, выдается не при каждом обращении в ОЗУ, а по завершении блокового обмена.Блоковый обмен данны,ми также п,рекращается по завершении обмена данными по,инициативе периферийного устройства. В этом случае сигнал завершения операции лериферийным усгройством из блока 6 поступает по управляющей ыгине 14,на вход элемента И 21; при наличии сигнала уровня приоритета блока 6 из блока 4, поступагащего по управляющей шине 13 на другой,вход элемента И 21, возникает сигнал, который отрабатывает так же, как сигнал с выхода элемента И 22. Регистр 18 признаков сбрасывается. Блоковый обмен данными завершается. Вступает в силу удовлетворение запросов согласно присвоенному приорите гу.Выдача сигнала;по шине 14 на формирование сигнала КОНЕЦ МАССИВА всегда производится при наличии сигнала уров,ня приоритета блока 6, что дает возможность не организовывать дополнительный запрос в ОЗУ на установление сигнала КОНЕЦ МАССИВА для освобождения буфера канала в управлении ОЗУ (при операции ЧТЕНИЕ буфер переписывается,в ОЗУ, при операции ЗАПИСЬ сбрасываются признаки занятости буфера), а представлять сигнал КОНЕЦ МАССИВА во время организации запроса по обмену данными.Введение узла блокового обмена позволяет повысить производительность канала в,вычислительной системе при заданной пропускной способности ОЗУ и вычислительной системы в целом за счет уменьше,ния числа,непосредственных обменов данными с ОЗУ,и снижения числа конфликтных ситуаций по абращению,к ОЗУ канала и центрального процессора. Формула изобретения 1. Байт-мультиплексный канал, содержащий блок управления, блок хранения управляющей миформации, блок распределения приоритетов, блок, модификации управляющей информации, блок формирования управляющей информации, блоки сопряжвния с быстродействующими устрой 1 ствами, блок соиряжения с медленнодействующими устройствами, первый, второй, третий и четвертый входы-выходы которого соединены соответственно с первыми входами-выходами канала, блока управления,10 15 20 25 Зо 35 40 45 блока распределения приоритетов и блока формирования управляющей информации, второй, третий, четвертый, пятый и,шестой входы-выходы которого соединены соответственно с вторыми входами-выходами канала, блока управления, с первыми входами- выходами блоков сопряжения с быстродействующими устройствами, блока модификации управляющей информации и блока хранения управляющей информации, второй вход-выход которого соединен с тре. тьим входом-выходом блеска,управления, четвертый, пятый, шестой и седьмой входы- выходы которого соединены соответственно с третьим входом-выходам канала, с вторыми-выходами блоков сопряжения с быстродействующими устройствами, блока модификации управляющей информации, блака распределения приоритетов, третий, вход- выход которого соединен с третьими входами-выходами блоков сопряжения с быстродействующими устройствами, четвертые входы-,выходы которых соединены с чепвертыми входами-,выходами канала, о т л и ч аю щ и й с я тем, что, с целью увеличения производительности канала, в него введен блок управления обменом, первый вход-выход,которого соединен с четвертым,входомвыходом блока распределения приоритетов, второй вход-выход соединен с седьмым,входом блока формирования,управляющей информации и с пятыми входамивыходами блоков сопряжения с быстродействующими устройствами, третий вход подключен к пятому, выходу блока формирования управляющей информации.2. Канал по п. 1, о тл,и ч а ю щи йся тем, что блок управления обменом содержит группу элементов И, регистр приэнаков, дешифратор конца обмена, первый, второй, третий, четвертый элементы И, триггер конца блока, первый и второй элементы ИЛИ, причем первый вход блока соединен с первыми .входами грудпы элементов И, перваго, второго и третьего элементов И, второй вход блока соединен с ,первым ,входом четвертого элемента И, вторыми входами, второго элемента И и группы элементов Ивыход которой соеди,нен с первым входом регистра признаков, второй вход которого подключен к выходу второго элемента ИЛИ, а,выход соединен с первым выходом блока и первым входом дсшифратора конца обменавыход которого соединен с вторым выходом блока и вто,1 рым входом первого элемента И, выход которого соединен с первым входом первого элемента ИЛИ и вторым, входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход второго элемента И соединен с вторыми входами первого и второго элементов ИЛИ, выход претьего элемента И соединен с третьими входами первого и,второго элементов ИЛИ, третий вход блока соединен803699 10 фиг Г Составитель В. Аедоннцкийктор Т. Морозова Техред И. Пенчко Корректор С. файн Н 21/31Поиск одписное открытий Харьк. фил. пред. Патент с,вторыми входами третьего элемента И, дешифратора конца обмена и с первым входом триггера конца блока, второй вход коИзд.105осударственного комите113035, Москва, Ж.35 торого подключен к выходу первого элемента ИЛИ, а выход соединен с вторым выходом блока. Тираж /31СССР по делам изобретений Раушская наб., д. 4/5