Устройство для адаптивной обработки сигналов

входпервблокчен м сумматора комп й и второй выход задержки второй оответственно к одам (+М)-го ум ых чисел, а перв ексны,1-гогруппервоможитей и в чисел-1, К) подклюи второя кампорой выму в лекс СУДАРСТВЕННЫЙ НОМИТЕТ СССРОДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) 1. Попов Д,И. Анализ характеристик обнаружения цифровых системмеждупериодной обработки. - "Радиотехника", 1978, У 12.2. Рабинер Л., Гоулд Б. Теорияи применение цифровой обработкисигналов. М "Мир", 1978, с. 819(54)(57) 1. УСТРОЙСТВО ДЛЯ АДАПТИВНОЙОБРАБОТКИ СИГНАЛОВ, содержащее Мблоков задержки первой группы, М блоков умножения на коэффициент первой группы, К блоков задержки второй группы, К+1 блоков умножения накоэФфициент второй группы, первый ивторой блоки памяти коэФфициентов,блок управления, сумматор комплексных чисел и блок вычисления дискретного преобразования Фурье, выход которого является выходом, устройства,причем первый и второй входы первогоблока задержки первой группы являются первым и вторым входами устройства, выход 1-го (1 = 1, М "1) блокаумножения на коэффициент первой груп-.пы подключен к (1+1)-му входу сумматора, первый вход которого соединен .с первым и вторым входами устройства,а первый и второй выходы сумматоракомплексных чисел соединены соответ"ственно с первым и вторым входамипервого блока задержки второй группыи первого блока умножения на коэффи"циент второй группы, выход 1"го (1== 1, К+1) блока умножения на коэциент второй группы подключен к 1входу блока вычисления дискретногопреобразования Фурье, 1-й выход (1=1,М) первого блока памяти соединен спервым входом -го блока умноженияна коэффициент первой группы, а 1-й(1= 1, К+1) выход второго блока памяти коэффициентов подключен к первому входу 1-го блока умножения на коэффициент второй группы, первый выходблока управления соединен с тактовымивходами блоков задержки первой и второй группы, а второй и третий выходаблока управления подключены к адресным входам соответственно первого и .ф Э второго блока памяти коэффициентов, о т л.и ч а ю щ е е с я тем, что, с целью увеличения точности обработки, в него введены блок оценки и М+К умножителей комплексных чисел, причем первый и второй выходы 1"го (1=Маей .= 1, М) блока задержки первой группы соединены соответственно с первым и вторым входом -го умножитрля ком" плексных чисел, а первый и второй фь виходи -го ( 1, И ) уииоиителл фе комплексных чисел соединены соответ" Я ственно с первым и вторым входами фс (1+1)-го блока .задержки первой груп" пы и соответственно с вторым и третьим входами 1-го блока умножения на коэффициент первой группы, пеовый и втооой выходы М"го умножителя комплексных чисел соединены с (М+1)-м10141ходы (+И)-го ( 1, К) умножителякомплексных чисел соединены соответственно с первым и вторым входамиЦ+1)"го блока задержки второй группы и соответственно с вторым и третьим входами (+1)-го блока умножения на коэффициент второй группы, первый и второй выходы (И+К)-го умно- жителя комплексных чисел соединены соответственно с вторым и третьим входами (К+1)-го блока умножения на коэффициент второй группы, первый выход блока оценки соединен с входом блока управления, а второй и третий выходы блока оценки подключены соответственно к третьему и четвертому входу К+И умножителей. комплексных чисел, первый и второй входы блокаоценки объединены с первым и вторым входами первого блока задержки первой группы, первый и второй выходы ко. торого подключены к третьему и четвертому входам блока оценки.2. Устройство по и, 1, о т л ич а а щ е е с я тем, что блок оценки содержит умножитель комплексных чисел, четыре блока памяти, четыре квадратора, три сумматора, три дели- теля, узел вычисления квадратного корня и элемент НЕ, выход которого соединен с первым входом умножителя комплексных чисел, первый и второй выходы которого подключены к входам соответственно первого и второго блоков памяти, выходы которых соединены с первыми входами сортветственно первого,и второго делителя и соответственно через первый и второй квадраторы с первым и вторым входами первого сумматора, выход которого подключен 23к входу узла вычисленияквадратного корня, выход которого соединен с вто рыми входами первого и второго дели" телей и первым входом третьего делителя, выход которого подключен к первому входу второго сумматора, второй вход которого подключен к выходу третьего блока памяти, выходы третьего и четвертого квадраторов подключены соответственно к первому и второму входам третьего сумматора, выход которого соединен с входом четвертого блока памяти, выход которого подключен к второму входу третьего делителя, вход третьего квадратора и второй вход умножителя комплексных чисел объединены и являются первым входом блока, вход четвертого квадратора и вход элемента НЕ объединены и являются вторым входом блока, третий и че;вертый входы умножителя комплекс" ных чисел являются соответственыо тре" тьим и четвертым входами блока, выход второго сумматора является первым выходом блока, а выходы первого и второго делителей " соответственно ,вторым и третьим выходами блока.3. Устройство по и. 1, от л и ч аю щ е е с я тем, что блок управления содержит генератор, компаратор, блок памяти и два деаифратора, причем выход генератора является первым выходом блока и соединен с управляющим входом компаратора, выход которого соединен с входами первого и второго дешифраторов, выходы которых являются соответственно вторым и третьим выходами блока, выход блока памяти соединен с первым входом компаратора, второй вход которого является входом блока.1Изобретение относится к вычисли" тельной технике и может быть исполь" эовано в устройствах адаптивной обработки.импульсных сигналов на фоне помех, спектр флюктуаций которых априори неизвестен.Известна система междупериодиой обработки сигналов, содержащая два режекторных Фильтра и полосовой фильтр 11,10Недостаток этого устройства - низкая эффективность выделения сигнала 2из смеси его с помехой при неизвестном спектре ее Флюктуаций.Наиболее. близким к изобретению является подоптимальный процессор, содержащий И блоков задержки первой .группы, Ивесовых блоков первой группы, первое постоянное запоминающее устройство (,ЛЗУ ), К. блоков задержки второй группы, К+1 весовых блоков второй группы, второе ПЗУ, сумматор, вычислитель дискретного преобразования Фурье ( ДПФ ) и блок управ27 4держки первой и второй группы, а вто. 3 1011 ления. Подоптимальный процессор осуществляет режекцию спектра входногопроцессора на нулевой частоте и когерентное суммирование остатков путем многоканальной фильтрации в вычислителе ЯПФ 2 1.Недостаток устройства. состоит в невозможности. обработки сигналов на фоне пассивных помех, центральная частота спектра которых отлична от нулевой, а также в невозможности уче" та ширины спектра помехи для Формирования оптимальной ширины полосы режекции, и полосы пропускания фильтров и уровня боковых лепестков их13 ампЛитудно-частотных характеристик (АЧХ).Целью изобретения является повышение точности обработки сигналов на фоне .помех с неизвестными корреляционными свойствами.Цель достигается тем, что в устройство для адаптивной обработки сигналов, содержащее М блоков задержки первой группы, Мблоков умножения на коэффициент первой группы, К блоков задержки второй группы, К+1 блоков умножения на коэффициент втооой группы, первый и второй блоки памяти коэффициентов блок управления, сумматор комплексных чисел и блок вы- ЗО числения дискретного преобразования Фурье, выход которого является выхо- дом устройства, причем первый и второй входы первого блока задержки первой группы являются первыми вторым вхо- з дами устройства,выход 1-го (1 1, И) " блока умножения на коэффициент первой группы подключен к 0 +Ц -му входу сумматора, первый вход которого соединен с первым и вторым входа в ми устройства, а первый и второй вь- ходы сумматора комплексных чисел соединены соответственно с первым и вторым входами первого блока задержки второй группы и первого блока умножения на коэффициент второй группы, выход 1"го (,1= 1, К+1 ) блока умножения на коэффициент второй группы подключен к 1 -му входу блока вычисления дискретного преобразования Фурье, з-й выход.(,1 = 1, М) первого блока памяти соединен с первым входом 1-го блока умножения на коэффициент первой группы, а 1-й (1 = 1, К+1 ) выход второго блока памяти коэффициентов подключен к первому входу 1 -го блока умножения на коэффициент второй группы, первый выход блока управления соединен с тактовыми входами блоков за-. рой и третий выходы блока управления подключены к адресным входам соответственно первого и второго блока памяти коэффициентов, введены блок оценки и И+К умножителей комплекс" ных чисел причем первый и второй выходы 1-го (1= 1, М) блока задержки . первой группы соединены соответствен но с первым и вторым входом 1-го умнокителя комплексных чисел, е Первый и второй выходы 3-го (1= 1, М) умножителя комплексных чисел соединены соответственно с первым и вторым входами (+1)-го блока задержки первой группы и соответственно с вторым и третьим входами 1-го блока умножения на коэффициент первой группы, пер. вый и второй выходы М-.го умножителя компЛексных чисел соединены с (М+1)-м входом сумматора комплексных чисел, первый и второй выход )-го (1 К) блока задержки второй группы, подключен соответственно к первому и второму входам (+М)-го умножителя ком" плексных чисел а первый и второй выходы +И)-го=1, К) умножи" теля комплексных чисел соединены соответственно с первым и вторым входа. ми (+1)-го блока задержки второй группы и соответственно с вторым и третьим входами +1)-го блока умножения на коэффициент второй группы, первый и второй выходы (М+К)-го умнежителя комплексных чисел соединены соответственно с вторым и третьимо входами (К+1)-го блока умножения на коэффициент второй группы, первый выход блока оценки соединен с входом блока управления, а второй и третий выходы блока оценки подключены соответственно к третьему и четвертому входу К+М умножителей комплексных цисел, первый и второй входы блока оценки объединены с первым и вторым входами первого блока задержки пер вой группы, первый и второй выходы которого подключены к третьему и четвертому входам блока оценки.Кроме того, блок оценки содержит умножитель комплексных чисел, четыре блока памяти, четыре квдаратора, три сумматора, три делителя, узел вычисления квадратного корня и элемент НЕ выход которого соединен с первым входом умножителя комплексных чисел, первый и второй выходй ко" торого подключены к входам соответственно первого и второго блоков памя" ти выходы которых соединены с пер"9, 10111 фиг, 10, где номера при управляющих .сигналах соответствуют номерам блоков устройства.ЭФФективность предлагаемого устройства и известного будет характеризоваться коэффициентом улучшения отно" щения сигналпомеха на выходе, име" ющего вид/авН Э Й ВН 1+ЛЦН Э Й+Ы)ВН,а где Р , Рп - нормированные корреляционные матрицы сигналаи помехи;Й=ц, % ) " вектор-столбец весовых 3коэффициентов второгоФильтра;Д : г- матрица обработки первого фильтра верхней треугольной Формы рвА - отношение сигнал/помехапо мощности на входе, Фильтра;1 - единичная матрица;Т,п - знаки транспонирования ии комплексного сопряжения. 10На фиг. 11 приведены зависимости р",ирМ, где Ч Ч - Чп - отно-: сительная разность доплеровских частот сигнала и помехи; при И2, К и 7 ширине гауссовского спектра флюктуаций помехи относительно периода повторения импульсов.дф 0,1 и А-б 0 до. При этом полагаем, что весовые коэффициенты известного устройства соответствуют средней ширине спектра флюк" туацйй помехи дЧ , для чего вводится дополнительный параметр - предполагаемый диапазон ее изменения ЬЧ= 0,05- 0,25, при котором ЬЧп-. 0,15. Весовые коэффициенты предлагаемого устройст-, ва в результате адаптации обеспечивают - .Приведенные кривые показы 5 иМА ОВ,Нвают, что выигрыш предлагаемого устройства г,еред известным достигает 65 дБ при 4 р в 0,5,Таким образом, предлагаемое устройство обеспечивает повышение эффективности обработки сигналов в условиях априорной неопределенности параметров помех.