Цифровое программное устройство

Номер патента: 988150

Опубликовано: 15.06.1983

Авторы: Гендель, Журавлев, Семашко

МПК: H02H 7/12

Метки: блока, включения, включенными, защитой, импульсными, лазера, лампами, накачки, параллельно, последовательно, соединенных, цепей

...), каждый из которыхподключен к выходу соответствующего порогового элемента 10 и с третьими входами 15 (информационныевходы ), каждый из которых соединенс выходом соответствующего третьего порогового элемента 11, с выходами 16 по числу входов 14, каждый иэ которых подключен к соответствующему управляющему нходу 7 блока поджига б и,с клеммой аварийнойсигнализации 17, и две группы разделительных конденсаторов 18, общее количество которых соответствует числу параллельных цепей ИЛНблбка 5.Блок контроля (см. фиг. 2), вырабатывающий команды на запуск блока поджига до включения всех цепейна предупреждение аварийных ситуаций, содержит группу первых элементов И 19, выход каждого из которых является соответствующимвыходом 16 блока контроля,...

Номер патента: 1295401

Опубликовано: 07.03.1987

Авторы: Дерендяев, Кибзун, Лисицин, Лучкин, Обухов

МПК: G06F 11/26

Метки: блоков, диагностики, логических

...устройства, предназначенного для контроля блоков, содержащих два. вида структур, каждая из которых имеет два уровня логических сигналов; на фиг.5 - регистровый блок и его связи с коммутатором, сумматором и другими блокамивУстройство для контроля и диагностики логических блоков содержит блок 1 задания программа контроля, коммутатор 2, блок 3 сопряжения, блок 4 управления, блок 5 дешифрации команд, регистровый блок 6, сумматор 7, блок 8 памяти тестов, блок 9 памяти результата, блок 10 памяти входов-выходов, блок 11 компараторов, дешифратор 2, блок 13 коммутации, блок 14 задания опорных напряжений, блок 15 задания нагрузок, дешифратор 16 результата, блок 17 памяти маски, блок 18 памяти состояний, блок 19 памяти структуры, блок 20...

Номер патента: 1725222

Опубликовано: 07.04.1992

Авторы: Жданов, Кочин, Мардаре

МПК: G06F 11/08

Метки: блоков, микропроцессорных, стохастического, цифровых

...рования воздействий и приема результатов предназначены для реализации следующих функций: 1) генерации циклических воздействий на К-разрядную шину ОК, 2) генерации последовательности на шину данных ОК, 3) формирования сигнатур с выходов ОК, 4) генерации синхроимпульсов на р-входы синхронизации ОК, Сформированные сигнатуры индицируются блоком 8 индикации, 12 ил,входом устройства, выходы разрядов регистра соединены с информационными входами с первого по К-й кольцевых сдвиговых регистров, выходы которых образуют выход устройства для подключения к входу команд контролируемого блока, выходы с первого по -й сумматоров по модулю два соединены с информационными входами соответственно с (+1)-го по 2-й формирователей остатка, первый и второй входы...

Номер патента: 1672452

Опубликовано: 23.08.1991

Авторы: Минасян, Мкртумян, Саркисян

МПК: G06F 11/22

Метки: блоков, диагностики, логических

...14 через коммутатор 9 ко входам диагностируемога блока. Проверка ИС ОЗУ состоит из двух циклов записи в ОЗУ тестовой информации и ее считывания с поразрядной проверкой. В реюме записи счетчик 12 (адреса) формирует код адреса, сумматор 14 - инфармацию для записи, триггер 13 устанавливается в единичное сос 412о таяние (режим записи)., После записив ОЗУ информации по всем адресам происходит переполнение счетчика 12.Сигнал переполнения с выхода счетчика12 поступает на триггер 13 и переводит его в нулевое состояние (режимчтения). Счетчик 12 формирует адрессчитывания информации из ОЗУ, сумма"тор 14 - эталонную информацию, асхема 15 сравнивает считанную информацию с эталонной. При обнаружениинесоответствия схема 15 сравненияформирует...

Номер патента: 646354

Опубликовано: 05.02.1979

Авторы: Гузик, Каляев, Криворучко, Крюков, Максименко

МПК: G06J 1/02

Метки: блок, интегрирующей, решаюший, структуры, цифровой

...элементы задержки 9, 10, информационные входы 11,12, 13, управляющие входы 14, 18,информационный выход 16, управляюший выход 17.Устройство работает следующимобразом.По сигналу, поступающему иэ масютабного узла" 8 в сумматор 1, происходит выдыение восьмеричного кода числа "входных приращений, которое поступа- .ет на вход сумматора 2, где происходит сложение со значением содержимогорегистров 3, поступающего на входысумматора.2 в восьмеричйом коде, Йолученное в сумматоре 2 значениейодын-.теграиьной функции в восьмеричном коде поступает на входы умножителя 4,где происходит его умножение на неза-,висимую переменную, постунающую повходу 13.,В сумматоре 8 происходит сложениеполученного в восьмеричном коде послеумножителя 4 приращения интеграла...