Устройство цифровой когерентной обработки сигналов
Формула | Описание | Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 778514
Автор: Попов
Формула
1. Устройство цифровой когерентной обработки сигналов по авт.св.N 633353, отличающееся тем, что, с целью повышения эффективности выделения сигналов на фоне помех с неизвестной доплеровской скоростью, введен блок измерения и усреднения междупериодного сдвига фазы помехи, первый и второй входы которого соединены соответственно с выходом аналого-цифрового преобразователя каждого из каналов, а первый и второй выходы блока измерения и усреднения междупериодного сдвига фазы помехи соединены соответственно с входами первого и второго регистра числа.
2. Устройство по п.1, отличающееся тем, что блок измерения и усреднения междупериодного сдвига фазы помехи выполнен в виде двух каналов, каждый из которых содержит последовательно включенные накопитель, блок памяти, первый перемножитель и усредняющий сумматор, а также второй перемножитель, первый вход которого соединен с выходом блока памяти, при этом выход накопителя первого канала соединен с вторыми входами вторых перемножителей каждого из каналов, выход накопителя второго канала соединен с вторыми входами первых перемножителей каждого из каналов, выход второго перемножителя каждого из каналов соединен с вторым входом усредняющего сумматора другого канала, входы накопителей каждого из каналов являются соответственно первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, первым и вторым выходами которого являются выходы усредняющих сумматоров соответствующих каналов.
3. Устройство по п. 2, отличающееся тем, что введены последовательно включенные делитель и функциональный преобразователь, при этом входы делителя соединены с выходом усредняющего сумматора каждого из каналов, а первым и вторым выходами блока измерения и усреднения междупериодного сдвига фазы помехи являются одноименные выходы функционального преобразователя.
Описание
Из основного авт. св. N 633353 известно устройство для цифровой когерентной обработки сигналов, содержащее вычислитель и два канала, каждый из которых содержит последовательно включенные фазовой детектор и аналого-цифровой преобразователь, а также последовательно включенные первый перемножитель, сумматор и блок памяти, выходы второго и третьего перемножителей соединены соответственно с вторым и третьим входами сумматора, входы фазовых детекторов каждого из каналов соединены между собой, первые входы вторых перемножителей каждого из каналов соединены между собой и с выходом первого регистра числа, первые входы третьих перемножителей каждого из каналов соединены между собой и с выходом второго регистра числа, введенные последовательно включенные блок управления и блок весовых коэффициентов, а в каждый из каналов введен коммутатор. При этом выход аналого-цифрового преобразователя каждого из каналов соединен с первым входом первого перемножителя, выход блока памяти каждого из каналов соединен с первым входом коммутатора, первый выход коммутатора каждого из каналов соединен с соответствующим входом вычислителя, второй выход коммутатора первого канала соединен с вторым входом третьего перемножителя первого канала и вторым входом второго перемножителя второго канала, второй выход коммутатора второго канала соединен с вторым входом второго перемножителя первого канала и вторым входом третьего перемножителя второго канала, второй выход блока управления соединен с вторыми входами коммутаторов обоих каналов, а выход блока весовых коэффициентов соединен с вторыми входами первых перемножителей обоих каналов [1].
Однако это устройство характеризуется недостаточной эффективностью выделения сигналов на фоне помех с неизвестной доплеровской скоростью.
Целью изобретения является повышение эффективности выделения сигналов на фоне помех с неизвестной доплеровской скоростью.
Для этого в устройстве цифровой когерентной обработки сигналов, содержащем вычислитель и два канала, каждый из которых содержит последовательно включенные фазовый детектор и аналого-цифровой преобразователь, а также последовательно включенные первый перемножитель, сумматор и блок памяти, выходы второго и третьего перемножителей соединены соответственно с вторым и третьим входами сумматора, входы фазовых детекторов каждого из каналов соединены между собой, первые входы вторых перемножителей каждого из каналов соединены между собой и с выходом первого регистра числа, первые входы третьих перемножителей каждого из каналов соединены между собой и с выходом второго регистра числа, введены последовательно включенные блок управления и блок весовых коэффициентов, а в каждый из каналов введен коммутатор, при этом выход аналого-цифрового преобразователя каждого из каналов соединен с первым входом первого перемножителя, выход блока памяти каждого из каналов соединен с первым входом коммутатора, первый выход коммутатора каждого из каналов соединен с соответствующим входом вычислителя, второй выход коммутатора первого канала соединен с вторым входом третьего перемножителя первого канала и вторым входом второго перемножителя второго канала, второй выход коммутатора второго канала соединен с вторым входом второго перемножителя первого канала и вторым входом третьего перемножителя второго канала, второй выход блока управления соединен с вторыми входами коммутаторов обоих каналов, а выход блока весовых коэффициентов соединен с вторыми входами первых перемножителей обоих каналов, введен блок измерения и усреднения междупериодного сдвига фазы помехи, первый и второй входы которого соединены соответственно с выходом аналого-цифрового преобразователя каждого из каналов, а первый и второй выходы блока измерения и усреднения междупериодного сдвига фазы помехи соединены соответственно с входами первого и второго регистров числа. Блок измерения и усреднения междупериодного сдвига фазы помехи выполнен в виде двух каналов, каждый из которых содержит последовательно включенные накопитель, блок памяти, первый перемножитель, первый вход которого соединен с выходом блока памяти. При этом выход накопителя первого канала соединен с вторыми входами вторых перемножителей каждого из каналов. Выход накопителя второго канала соединен с вторыми входами первых перемножителей каждого из каналов, выход второго перемножителя каждого из каналов соединен с вторым входом усредняющего сумматора другого канала. Входы накопителей каждого из каналов являются соответственно первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, первым и вторым выходами которого являются выходы усредняющих сумматоров соответствующих каналов. В устройство введены последовательно включенные делитель и функциональный преобразователь, при этом входы делителя соединены с выходом усредняющего сумматора каждого из каналов, а первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи являются одноименные выходы функционального преобразователя.
На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 и 3 - то же, первый и второй варианты выполнения блока измерения и усреднения междупериодного сдвига фазы помехи.
Устройство цифровой когерентной обработки сигналов содержит вычислитель 1, фазовые детекторы 2 и 3, аналого-цифровые преобразователи 4 и 5, первые перемножители 6 и 7, сумматоры 8 и 9, блоки 10 и 11 памяти, вторые перемножители 12 и 13, третьи перемножители 14 и 15, первый регистр числа 16, второй регистр числа 17, блок 18 управления, блок 19 весовых коэффициентов, коммутаторы 20 и 21. Введен блок 22 измерения и усреднения междупериодного сдвига фазы помехи.
Блок 22 измерения и усреднения междупериодного сдвига фазы помехи содержит накопитель 23 и 24, блок памяти 25 и 26, первый перемножитель 27 и 28, усредняющий сумматор 29 и 30, второй перемножитель 31 и 32. Введены делитель 33 и функциональный преобразователь 34.
Устройство работает следующим образом. Квадратурные составляющие полезного сигнала и пассивной помехи или только одной помехи с выходов фазовых детекторов 2 и 3 поступают в аналого-цифровые преобразователи 4 и 5, где квантуются по времени и амплитуде, в результате чего в каждом элементе разрешения по дальности образуется

Цифровые коды с выхода аналого-цифровых преобразователей 4 и 5 поступают на входы первых перемножителей 6 и 7 и на вход блока 22 измерения и усреднения междупериодного сдвига фазы помехи






В каждом положении антенного луча после излучения очередного зондирующего импульса блок весовых коэффициентов 19 по командам блока управления 18 переключает весовой коэффициент. Таким образом, каждому периоду и, следовательно, каждому импульсу в пачке соответствует свой весовой коэффициент. Число весовых коэффициентов определяется длительностью пачки и равно n, а сами весовые коэффициенты выбираются из условия эффективного режектирования помехи.
В сумматорах 8 и 9 взвешенные квадратурные проекции суммируются с задержанными в блоках 10 и 11 памяти на период повторения Т и прошедшими обработку во вторых 12 и 13 и третьих 14 и 15 перемножителях взвешенными суммами квадратурных проекций всех предыдущих импульсов пачки. Вновь образованные суммы опять поступают в блоки памяти 10 и 11, с выходов которых через коммутаторы 20 и 21 двоичные числа поступают на входы вторых 12 и 13 и третьих 14 и 15 перемножителей, с помощью которых осуществляется двумерный поворот квадратурных составляющих на угол


Если квадратурные составляющие на выходе первых перемножителей 6 и 7 - Uхk = CkXk и U = CkYk, а на выходе блоков памяти 10 и 11 - Vхk и Vуk, тогда на выходах сумматоров 8 и 9 соответственно имеем
Vxk= Uxk+Vx(k-1)cos




Vyk= Uyk+Vx(k-1)sin




Переходя к векторной записи, найдем Vk = Vхk + iVуk = Uхk + iUуk + [Vх(k-1)+ iVу(k-1)]

Таким образом, квадратурные составляющие с выходов блоков памяти 10 и 11 до поступления в сумматоры 8 и 9 подвергаются двумерному повороту на угол


При



В этом случае при соответствующем выборе коэффициентов Ck зоны режекции образуются на частотах, кратных частоте повторения, что соответствует режектированию помехи от неподвижных объектов. При движущемся источнике помехи



После перемещения антенного луча в новое положение коммутаторы 20 и 21 по команде, поступившей с блока 18 управления, подключают выходы блоков 10 и 11 памяти к вычислителю 1.
В идеальном случае здесь должна вычисляться величина

Однако для простоты технической реализации операцию возведения в квадрат обычно заменяют операцией образования модулей квадратурных составляющих, т. е.

За время подключения блоков 10 и 11 памяти к вычислителю 1, равному одному периоду повторения, их содержимое целиком обновляется: образованные в предыдущем положении антенного луча взвешенные суммы поступают в вычислитель 1 и затем на выход, а на их место записываются данные от первого зондирования в новом положении антенного луча. При втором зондировании коммутаторы 20 и 21 переключают выходы блоков 10 и 11 памяти к входам вторых 12 и 13 и третьих 14 и 15 перемножителей, и обработка импульсов пачки осуществляется в новом положении антенного луча.
В накопителях 23 и 24 осуществляется накопление помехи с нескольких смежных элементов разрешения по дальности, что приводит к дополнительному и полному ослаблению сигнала от движущейся цели, занимающего в отличие от протяженной помехи один элемент разрешения по дальности.
В блоках памяти 25 и 26 осуществляется запоминание на один период повторения накопленных сумм помехи. При этом на выходах блоков памяти 25 и 26 присутствуют величины Xk, Yk, соответствующие текущему зондированию, а на их выходах величины Xk-1, Yk-1, т.е. задержанные на период повторения и соответствующие предыдущему зондированию. На выходах усредняющих сумматоров 29 и 30 образуются соответственно величины


При движении источника мешающих отражений квадратурные составляющие Xk, Uk образуют вращающийся вектор помехи
Vk= Uoli(



где xk= xocos


yk= xosin


xo= Uocos

yo= Uosin

При согласовании динамического диапазона аналого-цифровых преобразователей 4 и 5 с величиной квадратурных составляющих нормированной по амплитуде помехи и сохранении этой нормировки в накопителях 23 и 24 имеем
ake= bke= U2o = x2o+y2o = 1.
Тогда на выходах усредняющих сумматоров 29 и 30 соответственно получим
Ak= sin(




Bk= cos(




Полученные таким образом на выходах первого варианта блока 22 sin




При отсутствии в приемном тракте нормировки помехи по амплитуде блок 22 выполняется во втором варианте (см. фиг. 3). Тогда на выходе делителя 33 вычисляется

В функциональном преобразователе 34 tg






Таким образом, предложенное устройство позволяет измерять, усреднять и компенсировать доплеровский сдвиг фазы помехи, что приводит к повышению эффективности выделения сигналов на фоне помех с неизвестной доплеровской скоростью.
1. Устройство цифровой когерентной обработки сигналов по авт. св. N 633353, отличающееся тем, что, с целью повышения эффективности выделения сигналов на фоне помех с неизвестной доплеровской скоростью, введен блок измерения и усреднения междупериодного сдвига фазы помехи, первый и второй входы которого соединены соответственно с выходом аналого-цифрового преобразователя каждого из каналов, а первый и второй выходы блока измерения и усреднения междупериодного сдвига фазы помехи соединены соответственно с входами первого и второго регистра числа.
2. Устройство по п. 1, отличающееся тем, что блок измерения и усреднения междупериодного сдвига фазы помехи выполнен в виде двух каналов, каждый из которых содержит последовательно включенные накопитель, блок памяти, первый перемножитель и усредняющий сумматор, а также второй перемножитель, первый вход которого соединен с выходом блока памяти, при этом выход накопителя первого канала соединен с вторыми входами вторых перемножителей каждого из каналов, выход накопителя второго канала соединен с вторыми входами первых перемножителей каждого из каналов, выход второго перемножителя каждого из каналов соединен с вторым входом усредняющего сумматора другого канала, входы накопителей каждого из каналов являются соответственно первым и вторым входами блока измерения и усреднения междупериодного сдвига фазы помехи, первым и вторым выходами которого являются выходы усредняющих сумматоров соответствующих каналов.
3. Устройство по п. 2, отличающееся тем, что введены последовательно включенные делитель и функциональный преобразователь, при этом входы делителя соединены с выходом усредняющего сумматора каждого из каналов, а первым и вторым выходами блока измерения и усреднения междупериодного сдвига фазы помехи являются одноименные выходы функционального преобразователя.
Рисунки
Заявка
2470134/092507782/09, 01.04.1977
Рязанский радиотехнический институт
Попов Д. И
МПК / Метки
МПК: G01S 13/52
Метки: когерентной, сигналов, цифровой
Опубликовано: 20.12.1998
Код ссылки
<a href="https://patents.su/0-778514-ustrojjstvo-cifrovojj-kogerentnojj-obrabotki-signalov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство цифровой когерентной обработки сигналов</a>
Предыдущий патент: Способ оптимального размещения излучателя малогабаритной коротковолновой антенны
Следующий патент: Устройство для ионной обработки проволочных материалов
Случайный патент: Устройство для перетирания и смешивания пищевых продуктов