Залан

Номер патента: 1297065

Опубликовано: 15.03.1987

Авторы: Грек, Дещиц, Залан

МПК: G06F 11/36

Метки: памяти, программных, регистрации, событий

...ариф 50 метико-логического устройства 8;2 - перенос с младших разрядов с буферной памяти 13 результатов второгоарифметико-логического устройства 9;3 - триггер 12 синхронизации; 4-13 -55 значения описаны; выходы:- СпА,2 - С 1 пВ; 3 - Мз 2; 4 - МзЗ - А 1;5 - МзЗ - А 2: 6 - МзЗ - В 1 7 - Мз 3 -В 2; 8 - Мз 5; 9 - Мз 0; 10 - Мз 12;11 - СцА 1: 12 - СцА 2; 3 - СцВ 1;297065 4 - СцВ 2. Обозначения: А - для первого арифметико-логического блока 8,И - для второго арифметико-логического блока 9. Буферная память призна.ков обращения памяти служит для запо.минания на один цикл как самого фак- .та обращения к памяти, так и ее признаков выборка команды, запись иличтение). Смена информации происходит в каждом цикле по синхросигналу 7. Триггер 12...