Семученков

Номер патента: 1130875

Опубликовано: 23.12.1984

Авторы: Березенко, Калинин, Кокурин, Корягин, Семученков, Якимович

МПК: G06F 17/15

Метки: коррелятор, цифровой

...коррелятора, первый вход управления К"го сумматора (К=1,2 М) подключен к первому 45 информационному выходу К-й ячейки общего регистра, выход М-го сумматора является выходом коррелятора, управляющий вход общего регистра является первым тактовым входом корреля О тора, введены коммутатор и М регист" ров, управляющие входы которых объединены и являются вторым тактовым входом коррепятора, информационный вход первого регистра является вто-рым информационным входом коррелятора, выход К-го регистра соединен с вторым информационным входом К"го. 87 2сумматора, выход каждого сумматора, кроме М-го, соединен с информационным входом(К+1)-го региСтра, второй вход управления К-го сумматора подключен к второму информационному выходу К-й ячейки общего...

Номер патента: 959083

Опубликовано: 15.09.1982

Авторы: Семученков, Титов

МПК: G06F 9/50

Метки: заданий, распределения

...с выхода 6 к, минимален. Тогда элемент 11переводит регистры 3и 4 кв единичное состояние. На первый вход элемента ИЛИ 19 к 1 поступает высокий потенциал, таким образом, на выходе устройства на (к)-м эле" менте высокий потенциал, а для указания выбора задания в пакете служит . низкий.Пусть кода, пропорциональные времени ввода, занесенные в регистры 3, 3 , меньше кодов, пропорцио" нальнйх времени решения, занесенным соответственно в регистры 4 к и 4, а код,занесенный в регистр 4 к,меньше кода, занесенного в регистр 4 к.. Тогда информация поступает на входы схем 7, 7 к+ . Низкие потенциалы выходов схем 7 к и 7 ки поступа"ют, соответственно на вход элемента ЙЕ 8 к . и 8 ц+, где инвертируются и далее подаются на входы элементов 10 к...

Номер патента: 534792

Опубликовано: 05.11.1976

Авторы: Казеннов, Контарев, Кремлев, Семученков, Стороженко, Тихонов, Щетинин

МПК: G11C 11/40

Метки: интегральная, памяти, ячейка

...представлена принципиаленная схема интегральной ячейки памяти. Интегральная ячейка памр-и-р-транзистор 1, первуюадресные шины, шину записивания 5 и 6, и-р-и-транзистор 7нительный ь-р-и-транзистор 8.Интегральная ячейка памяти рабследующим образом.В режиме хранения информации3 подано напряжение, величина котопределяет ток хранения, На шиневания 6 напряжение равно нулю, асчитывания 5 подано опорное напрположительной полярности. На шине5347 10 Составитель В. ГордоноваРедактор Л. Утехина Техред М Ликович Корректор Б, К)гаЗаказ 5551/243ЦНИИПИ Го С Тираж 723 сударственного комитета по делам изобретений и Москва, Ж, РаушскаяПодписноеСовета Министровоткрытийаб., д. 4/5 13035 атентф, г. Ужгород, ул. Проектн филиал П иряжение равно нулю, а на...

Номер патента: 294223

Опубликовано: 01.01.1971

Авторы: Голубев, Семученков

МПК: H03D 1/06

Метки: амплитудный, детектор

...постоянного то ка (УПТ), другой вход которого соединен с источником опорного напряжения, а выход УПТ подключен к базе второго транзистора детектор а.На чертеже схематически изображен пред лагаемый детектор.Усилитель постоянного тока с дифференциальным входом 1 представляет усилитель на транзисторах с большим коэффициентом усиления и ограниченной полосой пропуска ия. 20За счет большого усиления усилителя постоянного тока с дифференциальным входом и ограниченной полосой пропускания высоких частот в схеме устанавливается такой режим, когда средний ток коллектора транзистора 25 дифференциального каскада 2 при любых значениях входного сигнала источника амплитудно-модулированного сигнала 3 определяется только значениями сопротивлений 4 и 5 и...