Устройство для сопряжения

(504 0 3 ГОС ЕНИЯ Уг ике и мо ух разноскоростных аботки данных при туплении синхроси считывания. Целью тся повышение над опряжения д стройств об ременном по ов записи и однона- изобетения явля ж ти устроиств два счетчика Устроиствосинхроимпульвывода информ содержит ов, комму ации, буентов НЕ, лементы И торы ввод АРСТВЕННЫЙ КОМИТЕТ ССС АМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ИСАНИЕ ИЗОБР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССР Р 752321, кл. 0 06 Р 3/04, 1978.Авторское свидетельство СССР У 881722, кл. 0 06 Р 3/04, 1981 (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ (57) Изобретение относится к области автоматики и вычислительной техть использовано для ферную память, группу злекомбинационный сумматор,ИЛИ-НЕ, 1 ил,30 1 12592Изобретение относится к автомати-ке и вычислительной технике и можетбыть использовано для сопряжениядвух разноскоростных устройств обработки данных, 5Цель изобретения - повышение надежности рабочего устройства привводе-выводе информации и одновременном поступлении синхросигналовзаписи и считывания. ОНа чертеже представлена конструкция устройства.Устройство содержит источник 1информации, счетчик 2 записи, коммутатор 3 ввода информации, регистры 4 буферной памяти 5, счетчик 6считывания, коммутатор 7 выводы информации, приемник 8 информации,группу элементов ЦЕ 9, комбинационный сумматор 10, элемент ИЛИ-НЕ 11, 20вход 12 приемника 8, вход 13 источника 1 и элемент И 14,Устройство работает следующимобразом.Перед процессом передачи последовательности дискретных сигналовисточник 1 посылает сигнал "Запросна прием" на вход 12 приемника 8,который на данный сигнал выдает навход 13 источника 1 сигнал "Готов.к приему". После этого источник 1генерирует последовательность кодов, которые поступают на вход коммутатора 3. Одновременно каждый сигнал последовательности сопровождает, синхроимпульс записи, который поступает на вход счетчика 2, выдающийадреса для подключения входа коммутатора З.к соответствующему регистРУ 4 бУфеРной памяти 5. Адресные ко- ,4 Оды с выхода. счетчика 2 через группуэлементов НЕ 9 поступают также навход первого слагаемого комбинационного сумматора 10, Таким образом,с записью первого сигнала последовательности, т.е. с,появлением первогосинхроимпульса записи на вьжоде элемента И 14. формируется сигнал "Готовность считывания информации", ко"торый разрешает считывание информации приемнику 8.С появлением на тактовом входесчетчика 6 импульсов считывания онвыдает адрес на коммутатор 7, кото, рый подключает выход соответствующего регистра 4 буферной памяти 5 навход приемника 8 синхронно с импульсами считывания. Счетчик 6 совмест 75 2но с коммутатором 7 работает таким образом, что считывание сигналов происходит аналогично их порядку записи. Адресные коды с выхода счетчика 6 поступают также на вход вто-, рого слагаемого комбинационного сумматора 10. Таким образом, в процессе записи и считывания на выходе комбинационного сумматора получается инверсия кода, равного количеству регистров 4 памяти 5, в которых хранится еще несчитыванная информация.Так как запись и считывание происходят с различной скоростью, то в буферной памяти 5 может не оставаться свободного регистра для записи последующего кода. Этот момент определяется элементом ИЛИ-НЕ 11 при наличии на выходе сумматора 10 нулевого кода. С выхода элемента ИЛИНЕ 11 выдается сигнал блокировки записи, который поступает на соответствующий вход источника 1 и запрещает выдачу кодов на вход коммутатора 3 и соответствующих синхроимпульсов, После считывания информации хотя бы из одного регистр." 4, изменяется код на выходе сумматора 10 и снимается сигнал блокировки записи с выхода элемента ИЛИ-НЕ 11. Запись будет продолжена в свободные регистры, т,е. в регистры, информация в которых была считана.Если считывание происходит быстрее записи, то при наличии на выходе сумматора 10 единичного кода, что означает отсутствие несчитанной информации в регистрах 4, элемент И 14 выдает в приемник 8 сигнал блокировки чтения, Сигнал будет сохраняться до тех пор, пока информация не будет записана хотя бы в один регистр.Формула изобретенияУстройство для сопряжения, содер" жащее буферную память, счетчики записи и считывания, коммутаторы ввода и вывода информации, причем информационный вход коммутатора ввода информации соединен с информационным входом устройства, адресные входы коммутатора ввода информации соединены с выходами счетчика записи, тактовой вход которого соединен с первым синхронизирующим входом устройства, второй синхронизирующий вход которого соединен с тактовымСоставитель Г. Стернинцола ТехРед И.Попович тор Л, Пилипенко едакт акаэ 5123/47 Тираж 671ПоВНИИЛИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. исно 4 ая, 4 од, ул. Про г. едпр входом счетчика считывания, выходыкоторого соединены с адресными входами коммутатора вывода информации,информационные входы которого соединены с выходами буферной памяти, авыход коммутатора вывода информациисоединен с информационным выходомустройства, выход коммутатора вводаинформации соединен с входом буферной памяти, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности, в него введены группа элементов НЕ по числу разрядов адресногокода, комбинационный сумматов, элеПроизводственно-полиграфическ 259275мент ИЛИ-НЕ и элемент И, причем входы первого слагаемого комбинац 1 яонного сумматора через соответствующиеэлементы НЕ группы соединены с вы"ходами счетчика записи, входы второго слагаемого комбинационного сумматора соединены с соответствующимивыходами счетчика считывания, а выходы комбинационного сумматора под ключены к соответствующим входамэлементов И и ИЛИ-НЕ, выходы которых соединены соответственно с выходами готовности считывания и записиустройства,