Устройство для умножения и деленияпоследовательно параллельногодействия

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Соцналистических Республик(51)М. Кл 6 06 Г 7/52 Государственный комитет СССР по делам изобретений и открытийИзобретение относится к вычислительной технике и может быть применено в цифровых вычислительных машинах и устройствах обработки информации.Известно множительно-делительное устройство последовательно-параллельного действия с представлением чи- сел в позиционной системе счисления, содержащее регистр множимого(делителя), реверсивные счетчики множителя (частного) и произведения (делимого), матрицу с распределителем сдвига преобразователем кода множимого (делителя) в число-импульсный код и це пи межразрядных переносов 1Недостаток устройства - невысокое, быстродействие.Наиболее близким к предлагаемому является устройство, содержащее пре О образователь цифр множимого (делителя) в единичный код, реверсивные счетчики цифр множителя (частного), реверсивные счетчики цифр произведения (делимого), триггер реверса, и групп (и-разрядность операндов) элементов И, и элементов ИЛИ, коммутатор, (2 и) элементов ИЛИ счетных сигналов, и элементов И, распределитель сдвигов, распределитель импуль- ЗО сов и элемент НЕ, при этом единичныйвыход триггера реверса соединен совходами вычитания реверсивных счет-.чиков цифр множителя (частнога) ивходами сложения реверсивных счетчиков цифр произведения (делимого),нулевой выход триггера реверса соединен со входами аложения реверсивныхсчетчиков цифр множителя (частного)и входами вычитания реверсивныхсчетчиков цифр произведения (делимого), счетный вход каждого реверсивного счетчика цифр множителя (частного) соединен с выходом соответствующего элемента И, первый вход каждого из которых соединен с соответствующим выходом управления распределителя сдвига, второй вход - с выходом первого импульса цикла распределителя импульсов, первые входыэлементов И 1-ой группы (1= 1, и)соединены с соответствующими выходами 1-ой группы преобразователя цифрмножимого (делителя) в единичныйкод, вторые входы К-ых элементов Икаждой группы (1 с = 1, В), где В -основание системы счисления - с соответствующими выходами синхронизации распределителя импульсов, выходы элементов И 1-ой группы - со вхсВ основу работы известного устроймого) и ячейки задержки тактирующего устройства (делителя на основе систеЦель изобретения - повышение быстродействия. Поставленная цель достигается тем, что в устройство для умножения и деления последовательно-параллельного действия, содержащее преобразователь цифр множимого (делителя) в единичный код, реверсивные счетчики цифр множителя (частного), реверсинные счетчики цифр произведения (делимого), триггер реверса, П групп (и - разрядность операндов) элементов И, и элементов ИЛИ, коммутатор, (2 и) элементов ИЛИ счетных сигналов, и элементов И, распределитель сдвига, распределитель импульсов и элемент НЕ, при этом единичный выход триггера реверса соединен со входами вычитания реверсивных счетчиков цифр множителя (частного) и входами сложения реверсивных счетчикон цифр произведения (делимого), нулевой выход триггера реверса соединен со входами .1-ого элемента ИЛИ, выход кото-"рого соединен с соответствующим информационным входом коммутатора,входы упранления коммутатора соединены с сответстнующими выходами управления распределителя сдвига, пер-вый выход коммутатора - со счетнымвходом первого счетчика цифр произведения (делимого),-ые выходы коммутатара= 2 (2 и) - соответственно с первыми входами -1)"ыхэлементов ИЛИ счетных сигналов, выходы которых соединены соответственно со счетными входами -ых счетчиков цифр произведения (делимого). ства заложен способ деления без восстановления остатка. Способ вычисления произведения аналогичен способу вычисления частного (2 1.Однако быстродействие известного устройства ограничивается временем прохождения сигналов переноса в разрядах счетчика множителя (частного). Кроме того, использование ячеек за-. держки счетчиков произведения (делимы счисления) для устранения временных наложений импульсов усложняетсинхронизацию работы отдельных узловизвестного устройства. дами сложения реверсивных счетчиковцифр множителя (частного) и входамивычитания реверсивных счетчиковцифр произведения (делимого),счетный вход кажпого реверсивного счетчика цифр множителя (частного) соединен с выходом соответствующегоэлемента И, первый вход каждого изкоторых соединен с соответствующимвыходом управления распределителясдвига, второй вход - с выходом первого импульса цикла распределителяимпульсон, первые входы элементовИ 1-ой. группы (1 = 1, ,и) соедине 5 О 15 20 25 30 35 40 50 55 б 0 65 ны с соответствующими выходами1-ой группы преобразователя цифрмножимого (делителя) в единичныйкод, вторые входы к-х элементов Икаждой группы (к = 1,8), где Воснование системы счисления соединены с соответствующими выходамисинхронизации распределителя импульсон, выходы элементов И 1-ой группысоединены со входами 1-го элементаИЛИ, выход которого соединен с соответствующим информационным входомкоммутатора, входы управления коммутатора соединены с соответствующимивыходами управления распределителясдвига, первый выход коммутатора соединен со счетным входом первого счетчика цифр произведения (делимого)(2 исоединены соответственно спервыми входами (1-1)-х элементовИЛИ счетных сигналов, выходы которого соединены соответственно со счетными входами -х счетчиков цифр произведения (делимого) дополнительновведены формирователи переноса, элементы И дешифрации кода нуля реверсивных счетчиков, причем выход первого импульса цйкла распределителяимпульсов соединен со входом элемента НЕ, выход элемента НЕ соединен спервым тактовым входом распределителя сдвигов и входом опроса формирователя переноса, второй тактовый входраспределителя сдвигов соединен снулевым выходом триггера реверса,нулевые выходы 1-ых реверсивных счетчиков цифр множителя (частного) соединены с выходами элементов И дешифрации кода нуля реверсивных счетчиковцифр множителя (частного), выходы которых соединены с соответствующимивходами дешифрации кода нуля распределителя сдвига, выходы элементов Идешифрации кода нуля и элементов Идешифрации кода Ва-ых реверсивныхсчетчиков цифр произведения (делимого) (щ = 1, 2 и) соединены с соответствующими входами дешифрации кода нуля и дешифрации кода Бв-ых Формиронателей переноса, выходы переноса-1)-х формирователей переноса соединены со вторыми нходами соответствующих элементов ИЛИ, выход переноса(2 п)-го формирователя переноса соединен со счетным входом 2 п-го счетчика циФр произведения (делимого),вы-.ход переноса 2 п-го формирователя переноса соединен со счетным входомтриггера реверса, первый и второйвходы сквозного переноса 2-ых формирователей переноса (2=22 п) соединены с соответствующими выходами(2-1.)-ых формирователей переноса,вход управления 2 и-го Формирователяпереноса соединен с первым управляющим,нходом распределителя сдвига иявляется входом деления устройства,второй управляющий вход распределителя является входом умножения устройства, тактовый вход распределителя импульсов является тактовым входом устройства, выход окончания операции распределителя сдвига является соответствующим выходом устройства, прямой и инверсный выходы триггера реверса соединены соответственно со входами сложения и вычитания Формирователей переноса, разрядные выходы,ых реверсивных счетчиков цифр про изведения (делимого) соединены со входами соответствующих элементов И дешифрации кода нуля и соответствующих,элементов И дешифрации кода В.На фиг.1 приведена схема предлагаемого устройства; на Фиг, 2 - схема формирователя переноса; на фиг. 3 - схема распределителя сдвига.Устройство содержит преобразователь 1 цифр множимого (делителя) в 20 единичный код, реверсивные счетчики 2 цифр множителя (частного),реверсивные счетчики 3 цифр произведения (делимого), триггер 4 реверса, и групп элементов И 5, и элементов ИЛИ б, коммутатор 7, элементы ИЛИ 8 счетных сигналов, и элементов И 9, распреде 1.итель 10 сдвига, распределитель 11 импульсов, элемент НЕ 12, выходы 13 и 14 триггера реверса, выход 15 первого импульса цикла распределителя 11, выходы 16 управления распреде- лителя 10 сдвига, формирователи 17 переноса, элементы И 18 дешифрации кода нуля реверсивных счетчиков 2, элементы И 19 и 20 дешифрации соответственно кода нуля и кода Вреверсивных счетчиков 3 цифр произведения, вход 21 деления устройства, вход 22 умножения устройства, тактовый вход 23 устройства, выход 24 окон чания операции устройства, элементы И 25, элементы И-ИЛИ 26 коммутатора 7.Формирователь переноса (фиг.2) содержит О-триггер 27,. элементы И 45 28-31, элементы ИЛИ 32-35, элемент НЕ 36. Распределитель 10 сдвига (фиг. 3) содержит группу элементов ИЛИ 37, группу элементов И 38-40, элемент ИЛИ 41, элементы И 42 и 43 О-триггеры 44.В предлагаеМом устройстве операция умножения производится путем многократного сложения множимого в счетчике произведения. Умножение на нулевые цифры не требует времени. Рассмотрим работу устройства в режиме умножения. Множимое вводится в преобразователь 1, а множитель - в счетчик 2. Каждая группа выходов преобразователя 1 соответствует цифре 60 множителя и выдает разрешающие потенциалы на элементы И 5 групп.Число элементов И 5 в группе равно В, а число элементов И 5 в каждой группе, на которые выдаются раз решающие потенциалы, равно преобразуемой цифре мно,имого, вторые входы элементов И 5 групп подключены к выходам синхронизации распределителя 11 импульсов. Для осуществления опера ции умножения триггер 4 устанавливается в исходное состояние, при котором возбуждается разрешающий потеяциал на выходе 13 триггера 4 реверса. Этот по енциал разрешает работу счетчика 3 в режиме сложения, а счетчика 2 - в режиме вычитания.Осуществление операции умноженияначинается с подачи тактовой частоты на вход 23 распределителя 11 импульсов. Первым импульсом с выхода 15 распределителя 11 опрашиваются элементы и 29 Формирователей 17 перено" са,кроме формирователей 17 переноса старшего разряда произведения (2 ц-го) и элементы И 9. В начальный момент элементы И 29 заперты запрещающими потенциалами О-триггеров 27, а вторые-запрещающими потенциалами соответствующих выходов 16 распределителя 10 сдвига, на второй вход управления которого подан сигнал логичес" кой единицы, Этот же первый импульс с распределителя 11 импульсов через инвертор 12 (задержанный иа длительность самого импульса) поступает на первыйтактовый вход распределителя 10 сдвига, в котором на первой из шин 16, соответствующей одному иэ счетчиков 2 цифр множителя, значение записанной цифры которого отлично от нуля, появляется разрешающий потенциал . Последний отпирает связанные с этой шиной элементы И 25 и И-ИЛИ 26, коммутатор 7 и соответствующий элемент И 9. Проинвертированный первый импульс распределителя 11 с выхода элемента НЕ 12 опрашивает одновременно элемент И 29 2 и-го формирователя 17 переноса. В исходном состоянии в О-триггер 27 запоминания переноса формирователя 17 записывается единица переноса, тогда как исходное состояние О-триггеров 27 всех.остальных формирователей переноса - отсутствие записи единицы переноса. Опрашиваемый проинвертированным первым импульсом 2 и-ый формирователь переноса не считывает единицу переноса, записанную в О-триггере 27, так как вентиль передачи переноса этой схемы при умножении закрыт в связи с наличием запрещающего потенциалом на входе 21 деления устройства. Второй, третий и т.д. , В-ый импульсы с распределителя 11 подаются последовательно на входы соответствующих элементов И 5 групп. На выходы элементов ИЛИ б поступают серии импульсов, равные по числу импульсов цифрам в соответствующих разрядах множимого, Эти импульсы через элементы И 25 и И-ИЛИ 26 коммутатора 7 поступают через элементы ИЛИ 8 на счетные входысоответствующих разрядов счетчика 3. После В импульсов тактовой частоты заканчивается один цикл работы распределителя 11 импульсов, а множимое однократно записывается в счетчик 3. Очередной первый импульс с выхода 15 распределителя 11 опрашивает формирователи 17 переноса и через открытый элемент И 9 вычитает единицу из -ого разряда множителя. В каждом очередном цикле к содержимому счетчика 3 прибавляется значение множимого, а из 1-ого разряда счетчика 2 вычитается единица. В случае возникновения в процессе сложения в счетчике 3 единиц сигнала переноса в старший разряд или сигнала сквозного переноса, они каждым импульсом с выхода 15 распределителя 11 записываются через выходы переноса формирователей 17 переноса и элементы ИЛИ 8 в соответствующие разряды счетчика 3. После того, как содержимое разряда счетчика 2 множителя, на которое производится умножение, после очередного вычитания единицы становится рав равным нулю, на выходе элемента И 18, дешифрации кода -ого разряда счетчика 2 появляется сигнал, разрешающий переключение проинвертированным пер-, вым импульсом (выход элемента НЕ 12) по первому тактовому входу, распределителя 10 сдвигов. Выходной шиной 16 распределителя 10 сдвигов подключается вентиль 9 более младшего разряда, содержимое которого отлично от нуля,и другая, связанная с шиной 16, группа элементов И 2 б и И-ИЛИ 26 коммутатора 7, т.е . происходит сдвиг множимого. Операция умножения заканчивается, когда значения всех разрядов счетчика 2 становятся равными нулю, и на шине 24 распределителя сдвигов появляется сигнал об окончании операции.Операция деления чисел в предлагаемом устройстве осуществляется способом деления с восстановлением отрицательного остаткаРабота устрой.ства в режиме деления происходит следующим образом. Делимое записывается в счетчике 3, а делитель . - в преобразователь 1, причем младший разряд делимого записывается в младший разряд счетчика 3. Триггер 4 реверса устанавливается в исходное состоя ние, при котором счетчик 3 готов к работе в режиме сложения, а счетчик 2 - в режиме вычитания. В режиме деления, при наличии сигнала единицы на входе 21, переключение распределителя 10 сдвигов осуществляется по второму тактовому входу сигналом с выхода 14 счетчика 4 реверса.Сигналом на входе 21 разрешен также опрос О-триггера 27 2 п-го формирователя 17 переноса, осуществляемый с выхода элемента НЕ 12 каждым первым импульсом распределителя 11. Осущест. вление операции деления начинаетсяс подачи тактовой частоты на вход23 устройства. Как и при умножении,первый импульс с выхода 15 распределения 11 не оказывает воздействияна состояние реверсивных счетчиков2 и 3, Данный импульс, поступая свыхода элемента НЕ 12, опрашивает2 п-ый формирователь 17 переноса,считывает записанную в О-триггер 27формирователя единицу переноса и перебрасывает по счетному входу триггер 4 реверса. Изменение потенциалов на выходах последнего разрешаетработу счетчика 3 в режиме вычитания,счетчика 2 - в режиме сложения, и пе реключает распределитель 10 сдвигов.Сигналом с выхода 16 распределителя10 разрешается работа элемента И 9старшего разряда частного и подключается связанная с выходом 16 распреде лителя 10 группа элементов И 25 иИ-ИЛИ 26 коммутатора 7, Следующимипосле первого Вимпульсами, вьщаваемыми распределителем 11 на элементыИ 5 групп, осуществляется однократ ное вычитание делителя из содержимого старших разрядов счетчика 3. Первым импульсом следующего цикла работы распределителя 11 импульсов записывается единица в старший разрядсчетчика 2 и осуществляются межраэрядные переносы в счетчике 3. Этимже инвертированным импульсом (с выхода элемента НЕ 12), .опрашиваетсяО-триггер 27 2 п-го формирователяпереноса, В случае положительногоостатка (отсутствие в О-триггере 27единицы переноса) в течение второгоцикла работы распределителя .11 значение делителя вторично вычитаетсяиз содержимого старших разрядов де лителя, а первым импульсом третьегоцикла работы распределителя 11 вторая единица записывается в старшийразряд счетчика 2. Вычитание производится до образования в старших разрядах счетчика 2 отрицательного остатка. В этом случае в О-триггер 272 п-го формирователя 17 переноса записывается единица. Бервым импульсомочередного цикла единица прибавляется к содержимому старшего разрядасчетчика частного и этим же инвертированным импульсом перебрасываетсятриггер 4 реверса. Весь начавшийся .цикл работы распределителя 11 счетчики 3 работают на сложение и в нихвосстанавливается остаток предыдущего цикла, при этом в О-триггер 272 п-го формирователя переноса записывается единица переноса. Первым импульсом следующего цикла дополнитель но записанная единицы вычитается изстаршего разряда счетчика 2, а этимже инвертированным импульсом считывается единица переноса из 2 п-гоформирователя 17 переноса и вторично 65 перебрасывается триггер 4, реверси55 60 руя работу счетчиков 2 и 3 и переключая распределитель 10 сдвигов в следующееположение. Распределитель сдвигов разрешает работу вентиля 9 более младшего разряда частного и подключает другую группу вентилей 7 матрицы сдвига делителя. Таким образом, в начавшемся цикле импульсы с элементов ИЛИ 6 поступают через коммутатор 7 на более младшие разряды счетчиков 3. Следующие циклы до образования отрицательного остатка счет" чики 3 работают на вычитание, а счетчики 2 - на сложение. Операция деления производится до тех пор,пока не произойдет перекидывание триггера 4 реверса при образовании отрицательного остатка в младших разрядах счетчика 3 делимого, и восстановление его до положительного остатка или нуля. Тогда на выходе 23 появляется сигнал об окончании операции.Быстродействие множительно-делительного устройства определяется так 4товой частотой Г = - ,Период следова= Ггния тактирующих импульсовТ (1 -72где Т - максимальная длительность переходных процессов в разрядесчетчика 3 (2),Т - длительность переходных проХцессов при переключении распределителя сдвигов.Длительность импульсов на выходе первого канала распределителя 11 импульсов должна быть не менее Т.Формирователь 17 переноса работает следующим образом.В режиме умножения (режим сложения для счетчика 3) с выхода 13 сложения подается разрешающий потенциал на элемент И 31, Другой вход элемента И 31 подключен к выходу дешифрации Вданного счетчика 3. Когда в разряде счетчика 3 записана цифра В, на выходе элемента И 20 дешифрации кода Вобязательно присутствует высокий потенциал. При переполнении разряда счетчика 3 перепад напряжения с высокого на низкий по цепи элемента И 31, элементов ИЛИ 32 и 33, элемента НЕ 36 устанавливает О-триггер 27 в единичное состояние. Разрешающий потенциал с единичного выхода триггера 27 через второйвход элемента ИЛИ 32 подается на первый вход элемента И 29, Опросовым импульсом, поступающим на вход опроса формирователя, Формируется единица переноса в следующий разряд при помощи элемента И 29. Задним фронтом опросовсго импульса О-триггер 27 возвращается в исходиое состояние. В случае наличия единицы из предыдущего разряда в данный разряд и записанной в данком разряде счетчика. цифры Вединица переноса через второй вход элемента ИЛИ 35, через элемент И 28, разрешенный высоким потенциалом с выхода элемента И 20 дешиф" рации кода Вданного разрЩа, подается на .первый вход элемента И 29 передачи переноса данного разряда.Опросовым импульсом формируется единица переноса из данного разряда в последующий и единица переноса из предыдущего разряда в данный. При этом в О-триггер 27 данного разряда записывается дополнительная единица переноса в последующий разряд, которая стирается по окончании опросового импульса (.задним его фронтом),Ор" ганизация записи единицы сквозного переноса в последующий разряд при 5 записанных в предыдущих разрядах цифрах Восуществляется аналогично по первому входу элемента ИЛИ 35.В режиме деления (режим вычитаниядля счетчика 3) разрешающий потенци ал подается с входа вычитания Формирователя на вход элемента И 30, другой вход которого подключен К выходу элемента И 9 дешифрации кода нуля состояния соответствующего счетчика 3, Работа схемы происходит аналогично режиму сложения для счетчика 3, только сигналом переполнения разряда счетчика является перепад потенциала с высокого на низкий при переходе состояния разряда счетчика 3 от записанной цифры 0 к цифре В. Третий вход элемента И 29 2 о-го Формирователя соединен со входом управления Формирователя. Распределитель сдвига работает следующим образом.Исходное состояние всех триггеровраспределителя нулевое. В режиме умножения разрешающий сигнал присутст. вует на шине 22. Этим сигналом разрешается работа элементов И 39 второй 40 группы и элемента И 42 (тактовымиявляются каждый первый проинвертированный импульс распределителя 11).Первый триггер готов к переключению первым же тактовым импульсом. Пере ключение каждого триггера следующегоразряда разрешается по соответствующему входу дешифрации нуля распреде, лителя, подключенному к выходу дешифрации нуля соответствующего счетчика 2, и выходу элемента И 39 предыдущего разряда. Таким образом, переключение триггера каждого разряда зависит от содержимого всех предшествую" щих разрядов счетчика 2. Переключениеодного (или одновременно несколькихтриггеров) происходит в том случае,когда содержимое предшествующегоразряда (или предшествующих разрядовсчетчика 3 равно нулю. Тем самымисключается перемножение множимогона нулевые значения множителя. Дешиф-,рация сигналов на выходах управленияраспределителя для 1-ого разрядаосуществляется группой двухвходовыхэлементов И 40 согласно уравнения.В режиме деления устройства разрешающий сигнал присутствует на первом "управляющем входе распределителя. Последним разрешается работа элементов И 38 первой группы и .элемента И 43. В этом режиме триггеры меняют состояние от импульсов, поступающих на второй тактовый вход распределителя последовательно, не исключая промежуточных состояний. Следовательно, подключение элементов И 9 и входов управления коммутатора делителя (множиМого) осуществляется последовательно от старших разрядов к младшим.Таким образом, при иезначительных дополнительных аппаратурных затрат произведенные измененияиз - вестного устройства позволяют. значительно повысить скорость выполнения операций за счет сокращения времени распространения переноса и исключения циклов умножения на нулевые цифры множителя,Формула изобретения 1. устройство для умножения и деления последовательно-параллельного действия, содержащее преобразователь цифр множимого (делителя) в единичный код, реверсивные счетчики цифр множителя (частного),реверсивные счетчики цифр произведения (делимого), триггер реверса, п групп (и-разрядность операндов) элементов И, п элементов ИЛИ, коммутатор, (2 п) элементов ИЛИ .счетных сигналов, п элементов И, распределитель сдвига, распределитель импульсов и элемент НЕ, при этом единичный выход .триггера реверса соединен со входами вычитания реверсивных счетчиков цифр множителя (частного) и входами сложения реверсивных счетчиков цифр произведения (делимого), нулевой выход триггера реверса соединен со входами сложения реверсивных счетчиков цифр множителя (частного) и-входами вычитания реверсивйых счетчиков цифр произведения (делимого), счетный вход каждого реверсивного счетчика цифр множителя (частного) соединен с выходом соответствующего элемента И, первый вход каждого из которых-соединен с соответствующим выходом управления распределителя сдвига, второй вход - с выходом первого импульса цикла распределителя импульсов, первые входы элементов И 1-ой группы (1, 1и) соединены с соответствующими выходами1-ой группы преобразователя цифр множимого (делителя) в единичный код, вторые входы М-х элементов И каждой группы (1 с 1, ,8, где В - основание системы счисления) .соединены с соответствующими выхода 5 О 15 20 25 ЗО 35 40 45 50 55 60 65 ми синхронизации распределителя импульсов, выходы элементов И -ойгруппы соединены со входами 1-гоэлемента ИЛИ, выходкоторого соединен с соответствующим информационным входом коммутатора, входы управления коммутатора соединены с соответствующими выходами управленияраспределителя сдвига, первый выходкоммутатора соединен со счетным входом первого счетчика цифр произведения (делимого), 3-е выходы коммутатора (3 = 2(2 псоединенысоответственно с первыми входами(-1)-х элементов ИЛИ счетных сигналов, выходы которых соединены соответственно со счетными входами 1-хсчетчиков цифр произведения (делимого), отличающееся тем,что, с целью повышения быстродействия,в него дополнительно введены формирователи переноса, элементы И дешифрации кода нуля реверсивных счетчиков,причем выход первого импульса циклараспределителя импульсов соединен совходом элемента НЕ, выход элементаНЕ .соединен с первым тактовым входомраспределителя сдвигов и входом опроса формирователя переноса, второйтактовый вход распределителя сдвиговсоединен с нулевым выходом триггерареверса, нулевые выходы 1-ых реверсивных счетчиков цифр множителя (частного) соединены с выходами элементовИ дешифрации кода нуля реверсивныхсчетчиков цифр множителя (частного),выходы которых соединены с соответствующими входами дешифрации кода нуляраспределителя сдвига, выходы элементов И дешифрации кода нуля и элементов И дешифрации кода Вщ-ых реверсивных счетчиков цифр произведения(делимого) (а 12 п) соединены ссоответствующими входами дешиФрациикода нуля и дешифрации кода Вщ-ыхформирователей переноса, выходы переноса(3-1)-х формирователей переносасоединены со вторыми входами соответ-ствующих элементов ИЛИ, выход переносса (2 п)-го формирователя переносасоединен со счетным входом 2 п-госчетчика цифр произведения (делимого), выход переноса 2 п-го формирователя переноса соединен со счетным входом триггера реверса, первый и второйвходы сквозного переноса 2 п-ых формирователей переноса (2 22 п) соединены с соответствующими выходами(2-1)-ых Формирователей переноса,вход управления 2 и-го формирователяпереноса соединен с первым управляющим входом распределителя сдвига иявляется входом деления устройства,второй управляющий вход распределителя является входом умножения устройства, тактовый вход распределителяимпульсов является тактовым входомустройства, выход окончания операциираспределителя сдвига является соответствующим выходом устройства, прямой и инверсный выходы триггера реверса соединены соответственно со входами сложения и вычитания формирователей переноса, разрядные выходы е-ых реверсивных счетчиков цифр произведения (делимого) соединены со5 входами соответствующих элементов И дешифрации кода нуля и соответствующих элементов И дешифрации кода В.2. Устройство по п. 1, о т л и - ч а ю щ е е с я тем, что каждый Формирователь переноса содержит 0-триггер переноса, четыре элемента И, четыре элемента ИЛИ и элемент НЕ, при этом выход первого элемента И соединен с первым входом первого элемента ИЛИ и является первым выходом сквозного переноса формирователя переноса, единичный выход О-триггера соединен со вторым входом первого элемента ИЛИ и является вторым выходом сквозного 20 переноса формирователя переноса, выход первого элемента ИЛИ соединен с первым входом второго элемента И, второй и третий входы которого являются соответственно входом опроса 5 и входом управления формирователя переноса, выход второго элемента И является выходом переноса формирователя переноса и соединен с первым входом второго элемента ИЛИ, выход которого соединен со входом элемента НЕ, выход элемента НЕ соединен со входом синхронизации О-триггера, нулевой выход которого соединен со своим информационным входом, первые входы третьего и четвертого элементов И являются соответственно входами вычитания и сложения формирователя переноса, вторые входы - входами дешифрации кода иуля и дешифрации кода Вформирователя, выходы третье го.и четвертого элементов И соединены со входами третьего элемента ИЛИ, первый и второй входы четвертого элемента ИЛИ являются соответственно первым и вторым входами сквозного переноса формирователя, выход третьего элеМента ИЛИ соединен с первым входом первогб элемента И и вторым входом второго элемента ИЛИ, выход четвертого элемента ИЛИ соединен со вторым 5 О входом первого элемента И.3. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что распределитель сдвига содержит группу элементов ИЛИ, три группы элементов И, элемент ИЛИ, два элемента Ии и + 1О-триггеров, при этом первые входыпервого и второго элементов И явлиотся соответственно первым и вторымтактовыми входами распределителя,выходы элементов И соединены со входами элемента ИЛИ, выход которого соединен со входами синхронизации О-триггеров, единичные выходы триггеровсоединены с первыми входами соответствующих элементов И первой группы,вторые входы которых соединены совторым входом второго элемента И иявляются первым управляющим входомраспределителя, выходы 1-ых элементов И первой группы соединены соответственно с первыми входами элементов ИЛИ группы, выходы 1-ых элементов ИЛИ группы соединены соответственно с информационными входами(-ых О-триггеров (= 2,и+),первые входы 1-ых элементов И второйгруппы соединены со вторым входомпервого элемента И и являются вторымуправляющим входом распределителясдвигов, вторые входы. - с соответствующими входами дешифрации кода нуляраспределителя сдвига, выходы - совторыми входами соответствующих эле.ментов ИЛИ группы, выходы ц -ых элементов И второй группы ф 1,п)соедйнены соответственно с третьимивходами Я+ 1)-ых элементов И второйгруппы, первые входы 1-ых элементовИ третьей группы соединены с единичными выходами соответствующих О-триггеров, а вторые входы (р-ых элементовИ соединены соответственно с нулевыми выходами (р + 1)-х О-триггеров, нулевой выход первого О-триггера соединен со вторым входом и-го элементаИ третьей группы, выходы элементовИ третьей группы являются выходамиуправления распределителей сдвига,выход (и+1)-го О-триггера является вы"ходом окончанияоперации распределителя сдвига.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР9 190658, кл. 6 06 Е 7/52, 1966;2. Авторское свидетельство СССРУ 217718, кл. 6 06 Г 7/08, 1965 (прототип).Тираж 74 ударствен ам иэобре сква, .КПодпис ноеого комитета СССРений и открытийРаушск ая наб ., д . 4 (5