Селекторный канал

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советских Социапистицеских Республик(45) Дата опубликования описания ооударственнын комитетСовета Мнннстрое СССРпо делам нэобретеннйи открытнй К 681.17 (088.8) еиь 21 6.09. 76(71) Заявитель 4) СЕЛЕКТОРНЫЙ КАНАЛ вычис га икропр ик байтов правления доват онтроля 30 фикации авления тстр адежн15отлидержит ле- троля ый селекторный кана то он дополнительно онтроля модификации,и блок временного кон интерфейса, входы котор шими управлиин какала сом, выход интерфейса г, 2 - схе; нафиг,3 ля интерфей е,2ую ягши урввле= рфейнтроля уюшему 2 а Данное изобретение относится лительндй технике, в частности к ции структур селекторных канало раммных вычислительных машин.Известны селекторные каналы шне счетчик адреса данных, счет регис;р состояния канала, блок у интерфейсом, блок контроля после ност. й сигналов интерфейса, блок по етности., блок контроля мод; блок сборки регистров и блок упр каналом,Бель изобретения - повышениедействия канала и повышение егос и.Предлагаемчается тем, чвторой блок кмент "ИЛИ" первый и второй управл ого соединены с соотве ягцпми ивходами блока и блока управления инте блока временного ко подключен к соответатвустановочному входу регистра состояния канала, другой(установочный вход которого соединен с выходом элемента ИЛИ, первый и второй входы которого подключены соответственно к выходам блока контролямодификации и второго блока кт:нтроля модификации, информационный и управляющие входы и выходы коррекции которого соединены соответственнр с информационным выходом счетчика байтовуправляющим выходом блока управления канала и вторым управляющим входом счетчика байтов.Это позволяет повысить быстродей канала, контролировать одновременно вильность модификации адреса данны счетчика байтов, контролировать временные соотношения сигналов интерфейса.На фиг, 1 представлена структурная схема селек.орного канала на фима блока контроля модификации схема блока временного контро Устройство содержит селекторный канал 1 и процессор 2,517019 4даваемых по этой команде байтов данных,управляюшие признаки и ключ зашиты памяти, Селекторнь.й канал формирует управляю+шее слово и кранит его в своих регистрах .и блоках,Управляюшая информация между процес.сором 2 и селекторным каналом 1 передает-,ся через арифметическо-логическое устройство 18, выходные и входные информапио; - :ные шины ЗЗ и 34 соответственно. Припередаче управляюшей информации междупроцессором 2 и регистрами селекторногоканада 1 указанный в микрокоманде признак регистра, в который необходимо принятьили из которого необходимо передать инфор, мацию, принимается в блок управления каналом 4 через выходные управляющие шиньон.35 процессора,Обмен данными вежду процессором 2и устройством ввода-вывода 3 происходитв два этапа:а) обмен данными между устройствомввода-вывода 3 н каналом 1;б) обмен данйыми между каналом 1 иоперативной памятью 16,Для обмена данными между каналоми устройством ввода-вывода 3 служат шииы интерфейса 36, 37. Обмен происходит.по одному байту и не зависит от режимаработы процессора. При эыполнении ко; манды считывания (обратного считывания)байты данных от устройства ввода-вывода3 через входную шину 36 принимаютсяблоком управления интерфейсом 8. При вы-полнении команды записи байты данных иэблока управления интерфейсом передаютсячерез шийу интерфейса. 37 в устройствоввода-вывода 3. ввода-вывода 3 н управления передачейданных между ними и процессором 2, йфПроцессор 2 содержит оперативную па;-мять 16, блок микропрограммного управле.ния 17 и арифметическо-логическое устройу,ство 18, соединенные информационными,адресными и управляющими шинами,Селекторный канал состоит иэ блокауправления к аналом 4, счетчика адреса,данных 5, счетчика байтов 6, регистра со. стояния канала 7, блока сборки регистровнаняла 9, баяна управления ииивреяоом 8,блока контроля моцификации 10, второ-го блока контроля моаификации 11,элемента "ИЛИ" 12, блока контролячетности 13, блока контроля последователь костей сигналов интерфейса 14 и блокавременного контроля ииферфейса 15.Работает селекторный канал следующимобразом.Операция ввода-вывода в канале начинау 5ется по специальной команде, которая задает адрес:, канала и устройства ввода-вывода и при помоши специальных управляюшнх слов указывает код команды,начальный адрес данных, коли:ество пере- Еа 3В состав селекторного канада входятустройство ввода-вывода 3, блок управления каналом 4, счетчик .щреса данных 5,счетчик байтов 6, регистр состояния канала 7, блок управления интерфейсом 8,блок сборки регистров канала 9, блокконтроля модификации 10, второй блокконтроля модификации 11, элемент "ИЛИ12, блок контроля по четности 13, блокконтроля последовательностей сигналов ин10терфейса 14, блок временного контроляинтерфейса 15,В процессор входят оперативная память16, блок микропрограммного управления1 7, арифметическо-логическое устройство 1 Ь18.Блок контроля модификации содержитузлы коррекции контрольного разряда 19,.узлы свертки (формирование допблнения.до нечета) 20, узлы сравнения 21, эле: фмент "ИЛИ" 22, контрольные разряды 23.Блок временного контроля интерфейсасодержит формирователь;импульса счетас Т 2,5 сек 24, формирователь импульсов счета с Т ии 2,5 мсек, 25, элементы "ИР фй26, 27, элемент "ИЛИ, счетчик интервалов времени контроля 29, элемейты "НЕ"30,31, элемент "И" 32,Селекторный канал 1, представленный нафиг. 1, предназначен для подключения кпроцессору 2 микропрограммной вычислитеиной машины быстродействующих устройств Передача данных между селекторным канайом 1 и оперативной памятью 16 происходит в основном по два байта. Но в начале или в конце может дередаваэься;. один байт, если выполняется одно иэ сле-дуюших условий1а) содержимое, ;счетчика байтов равно ,единице и вблоке управления,интерфейсом8 имеется один байт даннык, принятый изустройства ввода-вывода (при выполнениикоманды считывания, обратного считывания),или блок управления интерфейсом 8 можетпринять байт данных из оперативной памяти(при выполнении команды записи);б) выполняется команда считывания(обратного считывания), содержимое счет-,чика больше нуля, адрес данных нечетный(при считывании) или адрес данных четный(при обратном считывании) и в блоке управления интерфейса 8 имеется байт данных, принятый иэ устройства ввода-выврдав) выполняется команда записи, содержимое счетчика байтов больше нуди, блокуправления интерфейсом 8 может принятьбайт данных иэ оперативной памяти и адресданных - нечетный.При возникновении одного из описанныхусловий в блоке управления канала 4устанавливается запрос на передачу данных, 10который через входную управляющую шинупроцессора 38 поступает в блок микропрограммного управления 17. По этомузапросу выполнение процессором текущеймикропрограммы приостанавливается на - 15цикл передачи данных между каналом 1 исаеративной памятью 16.Цикл-передачи данныЙ между каналом иоперативной памятью состоит иэ последова.тсльносчи двух машинных тактов, если обмен между памятью и каналом содержит подва байта данны., или из трех машинныхтактов, если в обмене участвует один байтданных. Йля выполнения этих тактов процессор вырабатывае 1 специальную серию слнх- фроимпульсов, которые через выходные управляющие шины 35 поступают в блокуправления канала 4. Первым синхроимпульсом начального такта цикла передачи данных блок управления канала 4 вырабатывает управляющие сигналы, по которым содержи.,ое счетчика адреса данных 5 выдается на адресные шины оператиннОИ памяти39, а кем ключа зашиты памяти канала иэблока улраЪления канала 4 на шины 4035кжочей зашиты оперативной памяти,И зависимости от типа выполняемой команды ь цикле передачи данных блок управления каналом 4 формирует необходи-40мые управляющие сигналы, которые черезвыходные управляющие шины канала 41.поступают в блок управления интерфейсом8 в для управления приемом и передачейбайтсс данных. 1 ри выполнении команды45записи один или два байта иэ оперативнойиамяти 16 передаются через выходныеинфоо:лационные шины оперативной памятийе42 в блок управления интерфейсом 8,При выполнении команды считывания (об- Э 1ратного считывания) один или два байтаданных иэ блока управления интерфейсомпоступают через входные информационныекиы оперативной памяти 43 в оператив-ную память 16, 55Сд;ой из функций селекторного канала.я.ляеес уграьление модификацией и коррекцией контрольных разрядов, а,.такжеконтроль модификации счетчика адресаданных 5 я счетчика байтов 6. В последнем такте каждого цикла передачи данныхблок управления канала .4 вырабатывает уп-равляюшие сигналы, которые обеспечиваютмодификацию содержимого счетчика адресаданных и счетчика байтов,При выполнении команды записи или счи.тывания блок управления канала 4. вырабатывает сигналы : модификации "+1" и "-1;,сигйалам происходит модификация адреса 1данных на +2 ("+1") и счетчика байтовна "-2" (-1"). При выполнении командыобратного считывания блок управления канала 4 вырабатывает сигналы модификации(при передаче одного байта), которые так,же поступают в счетчик адреса данных 5и счетчик байтов 6. По этим сигналам происходит модификация аареса данных и счетчика байтов на "-2" ("-.1"),.Непосредственная модификация управляошеи информации одновременно в счетчйке, позволяет повысить быстродействие канала.Информация, содержащаяся в счетчикеадреса данных 5 и счетчике байтов 6,контролируется по фМодулю 2" в блокеконтроля по четности. Если для формирова,ния контрольных разрядов счетчика адресаданных и счетчика байтов испольэовать теже схемы, что и для их контроля, т. е,схемь, которые складьаают по "Модулю2" содержимое этих счетчиков, и в зависимости от получившейся суммы установить,новое значение контрольного разряда, но-:вое значение контрольному разряду прысваееивеется только в зависимости от содержимого счетчика, но не позволяет проверитьправильность модификации.И рассматриваемом канале для выработкисигналов коррекции контрольных разрядов, счетчика адреса данных 5 и счетчика байтов 6 соответственно во время их модификации применены блоки контроля модификации 10 и 11. Это позволяет корректиро 1 вать контрольные разряды счетчика адреса1 данных и счетчика батов параллельно иодновременно с окончанием модификации,причем их пачение всегда соответствует,содержим" му этих регистров,Блоки контроля модификации адреса дан-ных и счетчик байтов одинаковы по структуре (фиг. 2)Они содержат узлы коррек ции контрольных разрядов Х 9, узлы сверт Ю кн (формнровення допопнення до ночнее):20, узлы сравнения 21 и элементы ИЛИ йрограммы до следуюшего запроса на пере 22 ь1 дачу данных.Сигналы коррекции соответствующих Сеаекторный канал кроме коитрол правидьконтрольнык разрядов 23 формируются, ности модифквции счетчика адреса данныхесли; 5 и счетчика байтов дл контроп вь.полнеиив) прн модификацин 1 иа +1 одщ иэ чоперации ввода-вывода содержит блок конных разрядов соответствующего байта счет-троп по четности 13, блок временного ко- чика адреса данных 5 переходит иэ нулевотроп работы интерфейса 14 Ф блок контроь;го состояния в единичное; и поспедоватеаьиостей сигналов интерфейса 15.б) при модМфикацни нводин иэ четБлок контроля Юо четности 13 вырабвтьь, ных разрядоВ, соответствующего байта ввет сигнал ошибкй, если:счетчика адреса данных 5 или счетчика бай, а) при загрузке управляющей информации,ьтов 6 переходит 1 иэ единичного состояния в канал содержимое передаваемого регистрав нулевое; имеет четное количество единиц;в) 11 ри модификации на +2 ь один из не-(1 Ьб) при передаче управляющей информации,четных разрядов младшего байта счетчика, и данных иэ блока управления интерфейсомадреса Данных 5 переходит иэ нулевого со8 в устройство ввода-вывода 3 содержимоестояния В единичное (анализ старших бай передаваемого регистра имеет четное коли-тов и коррекции их контрольных разрядоэ чество единиц;происходят так же, как, и при модификацщ 26 в) при передаче управляющей информацийи данных в канал иэ устройства 3 вводаг) при модификации на -2 один иэ не вывода содержимое передаваемого регистчетнык разрядов младшего байта счетчика ра имеет четное количество единиц.1адреса данных 5 нли счетчика,байтов 6Сигнал ошибки с блока контроля по четперекодит. иэ единичного состояния в нуле , фа ности 13 поступает,в регистр состояниявое (анализ старших байтов и коррекция ив канала 7, в котором устанавливают индиконтрольных разрядов происходят так же,хатор контроля работы интерфейса, есликак и при моднфикацщк нв "-1). сигнал ошибки выработался при передачеВ зависимости от вышеперечисленных ус.1 управляющей информации между каналом и ,ловий блоки контроля модифи цин 10, 11 Устройством Ввода-вывода 3. В остальнык Вырабатывают сигналы коррекции соотв тстяулучРегистре состояния канада 7. юших контрольных Рвэрдов счетчика вй в У анвВлиВают индикатор контроля работыданных 5 и счетчика байтов 6, канала. При этом ввод-вывод прекращается,После окончания модификации сч а в блоке Управления каналом 4 устанавливавдреса данных и счетчина байтов при помсется запрос на микропрограммную приоствши узлов свертки 20 формируются допо н-вку, который через входныеуправляющие ненни до нечета содержимого каждого бвй ины епоступают в процессор 2. Выпол та счетчика адреса данных и счетчика неиие текущей микропрограммы процессора байтов, и полученные значения сравнива4 О приостанавливается, и выполняется специалься Узлами сравнения 21 с выходами соонэя микропРогРамма; которая передвег проВетствуюших контрольнык разрядов 23 счет 1 ору информацию о состоянии, канада чика айРеса данных и счетчика байтов и устройства ввода-вывода.установленных Выходными сигналами узловЗля контроля временных соотношенийкоррекции 19, Если эти разряды хотя бы 45 сигналов и последовательности сигналовв одном байте счетчика адреса данных интерфейса канал 1 содержит блок контро.или счетчика байЗов не совпадают, сигнал ля последовательностей сигналов интерфей-несовпадения через элемент "ИЛИ 33 са 14 и блок временного контроля интерпоступает и регистр состояния канала 7 фейса 15, входы которых подключены ки устанавливает в единичное состояние 5 й блоку управления интерфейсом 8, преднвзсоответствующий индикатор контроля рабоначенному для управления устройствамиты канала, ввода-вывода 3, подсоединенными к каКогда заканчивается цикл передачи дая- налу 1 через шины интерфейса 36 и 37.ных одного юа двух байтов, блок управлеч Устройство ввода-вывода 3 в ответ нания канала 4 сбрасывает запрос на пе сигналы, вырабатываемые блоком управлеРедачу данных (если к этому моменту не ния интерфейсом 8, формирует сигналы,сформировалибь условия следующего КОторые черезшины интерфейса 36 постузапроса на передачу даннык), пройессор . пают в блок управления интерфейсом. Вывключает серию тактовых.савкроимпульсо ходы управляющих триггеров последнего попродолжает вйполнение, прерванной микро.ь 0 ступают в блок контроля последовательностей5170 сигналов интерфейса 14. Если последовательность сигналов интерфейса, переданная из блока управления жг;ерфейсом и полученная в ответ из устройства ввода-вывода Зневерна, блок контроля последовательностей сигналов интерфейса 14 формирует счгнал ошибки, который поступает в регистр состояния канала 7, где устанавливают индикатор контроля работы интерфейса.Если устройство ввода-вывода 3 не вы дает, на пины интерфейсвЭб: сигнал, .требуемый каналом, состояние системы ввода-вывода может "повиснуть", В рассматриваемом канале, контролируютси допустимая длительность последовательностей интерфей са и интервал между некоторыми последовательностями сигналов. Для этого служит блок временного контроля работы интерфей- са 15, пример реализации которого приведен на фиг, 3. ФВ 1910на выходе счетчика 29 формируется сигналошибки.Сигнал ошибкивыработанный блоком временного контроля интерфейса 15, поступает в регистр состояния качала 7 и уста- , навливает в нем индикатор контроля рабо-ты интерфейса. Если в регистре состоянияканала установлен индикатор контроля , работы интерфейса, ввод-невод прекращаетется, в блоке, управления канала 4 устанавы,,ливается зазор на микропрограммную Фри-остановку, который через входные управля-юшие шины 38 процессора поступает в блой , микропрограммного управления 17. Текущая микропрограмма приостанавливается, ивыполняется специальная микропрограмма, которая передает процессору информацию о состоянии канала и устройства ввода-выл вода, 3.Селекторный канал, й:одержашнй счетчик адреса данных, счетчик бантов, ре;гистр состояния канала, блок управленияинтерфейсом, блок контроля последовательностей сигналов интерфейса, блок контроля,по четности, блок контроля модиф".кации,блок сборки регистров каналов и блок управления каналом, информационные вы одыкоторого, а также информационные выходысчетчика адреса данных, счетчика байтов,регистра состояния канала и блока управления интерфйсом подкмночены к соответ-ствуюшим информационным входам блокасборки регистров канала, блока контроляпо четности и блока управления канала,,управляюшие выходы которого соединеныс управляющими входами блокасборкиррегистров каналаблока контролямодифи кации, блока контроля по четности, блокаконтроли последовательностей сигналов, иитерфейса, блока управлении интерфейсом, рЬ а гистра состоянии канала, счетчика байтови счетчика адреса данных, информационныйвыход и второй управляющий вход которогоподключены соответственно к информационномувходу и выходу коррекции блока контроия щ модификации, информационный вход счлииК 4адреса данных, а также информационные втеды счетчика байтов, регистра состояния канала, блока управлении канала и блока управ.ление интерфейсом соединены с соответстф 55, юшими информационными входами устройст; ва, первые управлявшие выходы блока. управления интерфейсом подключены ковторым управляющим входам блока контроля последовательностей сигналов интер ,фейса, выход которого, а также выход К,.оме того, блок 14 позволяет контролировать интервалы между последовательностями сигналов интерфейса. По специальному сигналу .б, формируемому блокомуправления интерфейсом 8, запускаетсяблок контроля интервала между последоватеиьностями. При этом импульсы счета изформирователя 25 поступают через эле.менты И" 26 и "ИЛИ" 28 на счетный .вход счетчика интервала времени контро-ля 29. Если интервал между последователь, ностями сигналов интерфейса не превышает допустимого времени ( ( 30 сек),сигнал запуска б сбрасывается, .и счетчик интервалов времени контроля 29 через элементы "КЕ 31 и "И" 32 пегг:спится ,в исходное состояние. И противном случае Когда канал формирует упоавляюший сигнал внутри определенной последовательности, по специальномь. сигналу а, формируемому в блоке управления интерфейсом 8, запус ается счет времени ожидания ответного сигнала. При этом через элементы И" 26 и "ИЛИ" 28 импульсы счета формирователя 24 поступают на счетный вход счетчика интервалов времени контроля 29, Если ответный сигнал устройства поступает , в канал в пределах;Опустимого времени , ожидания ( ( 32 мксек), то сигнал а запуска контроля длительности последова, тельности сбрасывается, и счетчик интервалов времени контроля 29 через элементы НЕф 30 и "И" 32 переводится в исходное состояние. Если же ответного сигнала нет, на выходе счетчика 29 формируется си 1 нал ошибки. Таким образом контроли- руются все последовательности сигналов интерфейса. Предмет изобретения517019 11блока контроля по четности соединены с установочными входами регистра состоя 3ния канала, вторые информационные входы и выходы блока управления интерфейсом, информационные выходы счетчика адреса данных и блока сборки регистров канала, а также управляющие входы и выходы блока управления канала подключены к соответству-" ющим информационным и управляюшим выходам и входам устройства, о т л и ч а ю ш и й с я тем, чтО, с целью повышения быстродействия и надежности канала, он содержит второй блок контроля модификации; элемент "ИЛИ" и,блок временного контроля интерфейса, первый и второй уп равляюшие входы которого соединены с соответствуюшими управляющими выходамиблока управления канала и блока управленияинтерфейсом, выход блока временного контроля интерфейса подключен к соответствующему установочному входу регистра состояния канала, другой установочный вход которого соединен с выходом элементаИЛИ," первый и второй входы которогоподключены соответственно к выходам блока контроля модификации и второго блока контроля модификации, инфорь ационный и, управляюшие входы н выходы коррекции ко-, торого соединены соответственно с и)ЩЙркФ- ционным выходом счетчика байтов, управляющим выходом блока управления канала и вторым управляющим входом счетчика байтов.517019 7 Г Составитель з урате КааковВ. Полешук Теред И.Карандашова Реда ектор Я,Ст каз 5979 одписно ни фПаге 4 иал г. Ужгород, ул. Прое Государственного комитетапо делам изобретений и Москва, П 3035, Раушск раж 864 П вета Министров СССткрытийнаб., 4,