Дискретный фильтр

)с 6 06 Г 15/3 ТЕНИ ТЕЛЬСТВУ У С К АВТ 3 иколаев и Т.Г. МакаВ,А. Прилинейной 982, с. 96,Щаренски тимально ергоиздат ФИЛЬТР осится к сп льной техн при обрабо щих простртаких, как ейсмическ ециальным ки и может ке случайнственную радиолокае данные,ОСУДАРСТ 8 ЕННЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯПРИ ГКНТ СССР САНИЕ ИЗО(57) Изобретение отнсредствам вычислитебыть использованоных сигналов, имеюструктуру, напримерционные сигналы. с магнитные, гравитационные и температурные поля. Целью изобретения является повышение точности оценки. Изобретение основано на вычислении, запоминании и использовании оценок измеряемого процесса по направлению, ортогональному к направлению фильтрации. Цель изобретения достигается за счет того, что в дискретный фильтр введены блок синхронизации 13, первое 11 и второе 12 оперативные запоминающие устройства, третий алгебраический сумматор 7, четвертый 8 и пятый 9 матричные умножители, второй блок задержки 10, мультиплексор 21, четыре схемы сравнения 15-17, 23, инвертор 14, первый 18 и второй 19 элементы И. элемент ИЛИ 20, ключ 22, 5(4) Изобретение относится к специальнымсредствам вычислительной техники и можетбыть использовано при обработке случайных сигналов, имеющих пространственнуюструктуру, например таких, как радиолокационные сигналы, сейсмические данные,магнитные, гравитационные и температурные поля,Цель изобретения - повышение точности оценки,Линейная модель поля (измеряемыйпроцесс). с разделимой по пространственным координатам автокорреляционнойфункцией описывается системой разностных уравненийЦ(1 х,1 у) = Р(1 х,у)Ц(х,1 у)+В(1 х,у) Ц(х,у)++ К(1 х, 1 у)ц(1 х+1, у)+уу(1 х, 1 у) (2)для четных 1 у при 1 хх,Ц(1 х,1)=Р(1 х,1)ц(1 х,1)+уу(х,1) (3)для первого столбца,Ц(1 х,1 у)= В(1 х, 1 у)Ц(1 х, у)+Й(1 х, 1 у)для четныху при 1 х=1 х,ц(1, 1 у)=В(1, 1 у)ц(1, 1 у)+уу(1,у) (5)для нечетных 1 у при 1 х=1,где 4 принадлежит интервалу 1,1 х, 1 х ограничено по оси 1 х,у принадлежит интервалу 1, оо;ц(Иу)-и - мерный вектор модели измеряемого поля, размерность которого онределяется заданной автокорреляционнойфункцией измеряемого процесса;В(Иу), Р(Иу),Цх,1 у) - матрицы коэффициентов размерности пхи;уу(1 х,1 у)-и - мерный вектор белого порождающего шума с известной интенсивностьюВа(1 х,1 у).Линейная модель наблюдаемого поляописывается выражениемЯ 1 х,1 у)=х(х,у)+Н(3 х,1 у)Ц(1 х 1 у) (6)гдето(1 х,1 у)-е - мерный вектор наблюдаемогопроцесса;Н(1 х,1 у)-ти - мерная матрица измерений;х(х,у)-щ - мерный вектор белого нормального шума наблюдения с заданной интенсивностью Вх(1 х,1 у), некоррелированныйс порождающим шумом уу(х,1 у).Все процессы (1)-(6) - центрированные.На фиг. 1 показана блок-схема дискретного фильтра; на фиг, 2 - теоретическаязависимость отношения дисперсии ошибкифильтра Калмана к дисперсии ошибки предлагаемого дискретного фильтра от отношения сигнал/шум для скалярного случая прикоэффициентах корреляции Гу=0,8 и Гх=0,8,10 15 20 25 30 35 40 45 50 55 блока синхронизации; на фиг, 4 - блок-схема алгоритма работы оперативных запоминающих устройств; на фиг, 5 - блок-схема алгоритма работы блока синхронизации,Дискретный фильтр содержит первыйалгебраический сумматор 1 размерности щкх 1, выход которого соединен с первым входом первого матричного умножителя 2, второй вход которого имеет размерность ихгп. Выход первого матричного умножителя 2 размерности п 1 соединен с первым входом второго алгебраического сумматора 3, выход которого соединен с первым входом размерности и 1 первого блока 4 задержкина один дискрет по 1 х Выход размерности ик1 первого блока задержки на один дискрет по х 4 соединен с первым входом второго матричного умножителя 5, второй вход которого имеет размерность ихп. Выход третьего матричного умножителя 6 размерности щ 4 соединен с вторым входом первого алгебраического сумматора 1, Выход второго матричного умножителя 5 размерности пк 1 соединен с первым входом третьего алгебраического сумматора 7 размерности пх 1, выход которого соединен с вторым входом второго алгебраического сумматора 3 и с первым входом третьего матричного умно- жителя 6. Второй вход третьего матричного умножителя 6 имеет размер ность вх п. В ыход четвертого матричного умножителя 8 размерности их 1 соединен с вторым входом третьего алгебраического сумматора 7. Выход пятого матричного умножителя 9 размерности и к 1 соединен с третьим входом третьего алгебраического сумматора 7, Вы- ход второго блока 10 задержки на один дискрет по 1 х соединен с первым входом размерности их 1 пятого матричного умно- жителя 9, второй вход которого имеет размерность и х и. Выход второго алгебраического сумматора 3 размерности их 1 соединен с первыми входами первого 11 и второго 12 оперативных запоминающих устройств, являющихся информационными входами,Выход первого оперативного запоминающего устройства 11 соединен с первым входом четвертого матричного умножителя 8 размерности их 1, второй вход которого имеет размерность пхи, и с первым входом второго блока 10 задержки на один дискрет по 1 х. Первый вход первого алгебраического сумматора 1 является входом информации (первый вход устройства), вход блока 13 син; хронизации является входом импульса "Начало обработки" (второй вход устройства). Первый выход блока 13 синхронизации, являющийся одноразрядным двоичным числом, соединен с входом инвертора 14.Второй выход блока 13 синхронизации, являющийся Й-разрядным двоичным числом, соединен с первым входом первой схемы 15 сравнения, второй вход которой является входом установки М-разрядного двоичного числа, равного единице. Третий выход блока 13 синхронизации, являющийся М-разрядным двоичным числом, соединен с первыми входами второй 16 и третьей 17 схем сравнения и с вторыми входами оперативных запоминающих устройств 11 и 12. Второй вход второй схемы 16 сравнения является входом установки М-разрядного двоичного числа, равного единице, а второй вход третьей схемы 17 сравнения является входом установки М-разрядного числа,равного 1 хПервый выход блока 13 синхронизации соединен с первым входом первого элемента И 18. Выход инвертора 14 соединен с первым входом второго элемента И 19, выход которого соединен с первым входом элемента ИЛИ 20, выход которого соединен с вторыми входами первого 4 и второго 10 блоков задержки на один дискрет по 1 х, Выход второй схемы 16 сравнения, являющийся одноразрядным двоичным числом, соединен с вторым входом элемента И 18, выход которого соединен с вторым входом элемента ИЛИ 20, Выход третьей схемы 17 сравнения, являющийся одноразрядным двоичным числом, соединен" с вторым входом второго элемента И 19. Выход первой схемы 15 сравнения, являющийся одноразрядным двоичным числом, соединен с первым входом мультиплексора 21 (вход "Адрес" ), выход которого соединен с выходом первого оперативного запоминающего устройства 11. Первый выход блока 13 синхронизации соединен с третьим входом оперативного запоминающего устройства 11 (вход "Чтение-Запись" ).Выход инвертора 14 соединен с третьим входом оперативного запоминающего устройства 12 (вход "Чтение-Запись" ) и с вторым входом мультиплексора 21 (вход установки третьего состояния). Выход второго оперативного запоминающего устройства 12 соединен с третьим входом (вход информации) мультиплексора 21, четвертый вход которого является входом установки нулевого вектора. Выход второго векторного алгебраического сумматора 3 соединен с первым входом ключа 22, выход которого является выходом устройства. Третий выход блока 13 синхронизации соединен с первым входом четвертой схемы 23 сравнения, выход которой, являющийся одноразрядным двоичным числом, соединен с вторым входом ключа 22. Второй вход схемы 23 сравнения является входом установки М-разряд ного числа 1 хоДискретный фильтр работает следующим образом5 Оценивание случайного процесса производится по оси Я при 3 х=1 х, Так как процесс коррелирован не только по оси И, но и по оси 1 Х, ортогонально оси И. то дополнительно определяются оценки по оси Х для 10 области А=1, 1 х, причем 1 хо располагается посередине этой области. В соответствии с моделью измеряемого процесса (1) - (5) оценивание процесса по оси 1 Х выполняется для нвчетных 1 у снизу вверх, а для четных 1 у 15 - сверху вниз последовательно для 1 у.=1, оо.На выход устройства оценки поступают лишь при 1 х=хо. а остальные оценки используются по следующему алгоритму (описание приведено для нечетного столбца, для чет ного - все уравнения будут аналогичны (7) -(11) только в индексах -1 заменяется нэ +1).Уравнение7(1,у):г(1,у)-Н(3,1 у)р(1,у/1-1,1), (7)определяет разность Г(И) между текущим 25 значением наблюдаемого процесса 2(х,у)на входе дискретного фильтра и оценкой экстРаполЯции с 3(1 х,у/х,3 у), выполненной на основании всех наблюдений, включая последнее Е(1 х,у), и приведенной к размер ности вектора наблюдения. Полученный71 х,1 у)-процесс чмножается на коэФфициентК(1 х, у)= Рц(1 х, 1 у) Н (3 х, 1 у)Рс 3( х, 1 у)+Вх(1 х, 1 у, (8) где Рс(х 1 у) Р(3 х,1 у)Н 1(х 1 у)+К(1 х 1 у)Н 2(1 х,3 у)+Й(х 1 у)к Нз(1 х, у)+Вч(3 х,3 у) (9) 35 Составляющие уравнения (9) связанырекуррентными соотношениямиН 1(х,1 у)=61(1 х,у)Р (1 х,1 у)+Е 3(1 х,1 у)В (1 х 1 у)+А 1-1,3 у)3,Выражение (8) используется для вычис 55 эения оценки фильтрацииС 3 ф(1 1 у/1 х,1 у)=а(1 1 у/х,1 у)+К(3,1 у)7(1, ) (10) На основании полученной оценки цф(1 х,1 у/1 х,3 у) и яценок, найденных в предыдущем столбце,цф(1 х+1, у/4+1, 1 у) и с 3 ф(3 х,3 у.-1/1 у),которая вновь используется в уравнении (7),но уже для вычисления Г(х+1,у), Далее алгоритм повторяется,Согласно (11) для вычисления оценокэкстраполяции требуется знать оценкифильтрации, полученные в предыдущемстолбце. Поэтому оценки (10) запоминаютсяд используются в столбце у+1. Оценкасф(х 1 у/1 х 1 у) при (1 х=1 хс) поступает на выходустройства,Дискретный фильтр (фиг, 1) реализуетрассмотренный алгоритм (7) - (11), Одновременно с приходом первого значения Т(1,1)на вход блока 13 поступает импульс "Началообработки", который является стартовым иможет быть получен любым путем, лишь быего фронт совпадал с моментом первого поступления входной информации. Задачаблока 13 - сформировать управляющие воздействия для синхронизации работы всехузлов устройства, а именно - на втором выходе блока 13 вырабатывается И-разряднаядвоичная величина у, на третьем выходе -М-разрядная двоичная величина 1 х, причемв нечетных у величина 4 изменяется от 1 до1 х, а в четных у - от 1 х до 1, Дополнительномладший разряд у поступает на первый выход блока 13, определяя четность при равенстве "0" и нечетность при равенстве "1"значения у, Одна из возможных схем реализации блока 13 приведена на фиг. 3.В соответствии с уравнением (7) на второй вход первого алгебраического сумматора. 1 поступает оценка экстраполяцииизмеряемого процесса, вычисленная на основании предыдущих наблюдений, В первый момент, пока никакой априорнойинформации нет, эта оценка устанавливается равной нулевому вектору. Это выполняется установкой в нулевое состояниепервого 4 и второго 10 блоков задержкисигналом начальной установки, поступающим с выхода элемента ИЛИ 20, Сигналначальной установки вырабатывается такжев любом нечетном 1 у при х=1 и в любомчетном 1 у при 1,=1 х, что определяется уравнением (11), посредством которого вычисляется оценка экстраполяции в данныхотсчетах,Кроме того, в первом столбце требуютсяданные об оценках в нулевом столбце согласно (11), которые отсутствуют. Поэтомудля правильной работы дискретного фильтра при у=1 выход первой схемы 15 сравнения устанавливает адрес мультиплексора 21 так, что с его выхода снимается нулевой вектор размерности пх. В общем случае оценка экстраполяции ц(1 х,1 у/1 х,1 у) выра батывается на выходе третьего алгебраического сумматора 7, причем на вторых входах матричных умножителей 5, 8 и 9 устанавливаются соответственно матрицы коэффициентов Р(х,1 у),Й(х,у),М(1 х,1 у) согласно (11).10 В третьем умножителе 6 выполняетсяприведение размерности вектора измерения пх 1 к размерности вектора наблюдения пи 1 путем умножения на матрицу Н(1,1 у), установленную на втором входе третьего 15 матричного умножителя 6. На втором входепервого матричного умножителя 2 устанавливается матрица коэффициентов, рекуррентно вычисляемая в соответствии с (8), (9), а нэ выходе второго алгебраического сумма тора 3 реализуется уравнение (10). Полученная оценка фильтрации цф 0 х,1 у/х,1 у) запоминается в первом блоке 4 задержки на один дискрет по х и далее используется для формирования оценки экстраполяции в сле дующем отсчете фх+1,у/х,у). Кроме того,она поступает на первые информационные входы первого 11 и второго 12 оперативных запоминающих устройств и на первый вход ключа 22.30 Оперативные запоминающие устройства 11 и 12 работают поочередно в режиме "Запись" и в режиме "Чтение" с переходом в третье состояние по выходу в режиме "Запись". Управление режимами выполняется 35 первым выходом блока 13 так, что при значении "1" устанавливается режим "Запись." в оперативное запоминающее устройство, а при значении "0" - режим "Чтение" из оперативного запоминающего устройства. Ис пользование инвертора 14 позволяетиспользовать оперативные запоминающие устройства (ОЗУ) 11 и 12 одновременно в противоположных режимах, т.е. когда ОЗУ 11 работает в режиме "Чтение", ОЗУ 12 по 45 тому же самому адресу работает в режиме"Запись", и наоборот, когда ОЗУ 11 работает в режиме "Запись", ОЗУ 12 по тому же самому адресу работает в режиме "Чтение".Таким образом, в нечетных 1 у происхо лит заполнение оценками фильтрацииЧф(х,у/1 х,1 у) по адоесу х, установленному третьим выходом блока 13 ОЗУ 11, и сем по тому же адресу оценок фильтрации с 1 ф(1 х,1 у.-1/1 х,у), запомненных в предыдущем 1 у55 столбце во втором ОЗУ 12. В четных у режим работы ОЗУ 11 и 12 меняется на противоположный. Такая структура алгоритма работы ОЗУ 11 и 12 (фиг, 4) позволяет реализовать на выходе третьего алгебраического сумматора 7 уравнение (11). При 1 ххолоценка фильтрации с 1 ф(11 у/4,1 у) через клЮч22 поступает на выход устройства,Блоки 14 - 23 выполняют вспомогательные функции по управлению и синхронизации основных узлов устройства, Инвертор14 выполняет инвертирование младшегоразряда Й-разрядного 1 у (1 у ) для установкив противоположные режимы работы по одинаковым адресам ОЗУ 11 и 12, т.е, в режимы,когда во время работы ОЗУ 11 в режиме"Запись",ОЗУ 12 работает в режиме "Чтение", и наоборот. Управление режимами работы в современных ОЗУ, например 132РУ 4, выполняется потенциалом, для чего вданном случае используется младший раэРЯд 1 у.Кроме того, выход инвертора 14 выполняет перевод в третье состояние выходамультиплексора 21 в режиме "Запись" ОЗУ12, т.е. по единице нэ выходе инвертора 14.Это сделано для того, чтобы не сбивать информацию на выходе блока 10 задержки иумножителя 8, когда ОЗУ 11 работает в режиме "Чтение" (в этот же момент ОЗУ 12находится в режиме "Запись" по тому жеадресу). При значении "0" нэ выходе инвертора 14 ОЗУ 12 переходит в режим "Чтение",а с мультиплексора 21 начинает сниматьсяинформация по установленному адресномувходу.По алгоритму работы устройства приу=1 полезная информация о сигнале напре цыдущем столбце отсутствует, т,е, оценки ф(Ь+1,01 х+1,0) и цф(1 х,О/ь,О), в уравнении ДлЯ Ц(4+1,1 у/1 х,у) УстдндвливдютсЯравными нулю при у=1, Поэтому при у=1 напервые входы умножителя 8 и рлокэ 10 задержки должны поступать с ОЗУ 12 нулевыезначения в соответствующих адресах па х.Для обеспечения таких условий использован двухадресный мультиплексор 21 (первый адрес "0", второй -"1"). Установкаадреса мультиплексора 21 выполняется схемой 15 сравнения, у которой на один входподается разрядное текущее число 1 у, а навторой вход константа Д, На выходе схемы 15 сравнения получаетйя одноразрядноедвоичное число "1" при у=1 и "0" при 1 у Ф 1.Если выход схемы 15 сравнения равен"1", то считывание происходит по второмуадресу мультиплексора 21 (его информационный вход обозначен стрелкой на фиг. 1).На информационном входе по этому адресуустанавливаются как начальное состояниевсе нули и они используются при у=1. Далеепри 1 у 1 выход схемы 15 сравнения всегданаходится в состоянии нуля и считывание свыхода мультиплексора 21 происходит попервому адресу, для которого информационным входом является выход ОЗУ 12. Ад 20 2530 3540 51015 реса ОЗУ 11 и 12 выставляются текущим М-разрядным значением ь.Схемы 16 и 17 сравнения, элементы И 18 и 19 и элемент ИЛИ 20 используются для обнуления блоков 4 и 10 задержки в моменты перехода на следующий столбец, Эти переходы происходят в четном 1 у при 1 х=1 х, э в нечетных 1 у при ь=1. Схемы 16 и 17 сравнения дают логическую "1" на выходах соответственно при х=1 и 1=-1, Далее на выходах элементов И 18 и 19 происходит выделение переходов уже с учетом четности или нечетности 1 у. на выходе элемента И 18 выделяется сигнал при 1 х=1 и 1 у - нечетное, на выходе элемента И 19 при 1 х=1 х, 1 у -четное, элемент ИЛИ 20 делает сборку этих сигналов по ИЛИ и далее полученный сигнал используется для обнуления блоков 4 и 10 памяти.Ключ 22 и схема 23 сравнения используются для выделения обработанного измеряемого процесса по заданномук, Нэ один из выходов схемы 23 сравнения подается в двоичном виде М-разряднае 1 ы, а на второй вход - текущеех, При совпадении 4=40 нд выходе схемы 23 сравнения вырэбдть вэется логическая единица, которая открывает ключ 2 и разрешает выдать оценку фильграции с 1 ф(1 х,1 у/1 хо, у) на выход устройства. В качестве ключа можно использовать мультиплексор, аналогичный 21.Одна иэ возможных схем блока 13 синхронизации приведена на фиг. 3. Импульс "Начало обработки" поступает нэ 5-вход триггера 24 - инверсия опущена. и переводит триггер в состояние ".1". Генератор прямоугольных импульсов непрерывно вырабатывает такты с известной частотой поступления входного сигнала 2(1,1 у) каторые синхронизируются с тактами поступления информации импульсом "Начало обработки", поступающим нэ установочный (синхрониэирующий) вход генератора. После установки триггера 24 в единичное состояние импульсы с генератора 25 проходят на выход схемы И 26 и далее используются для формирования выходных тактов блока 13 1 х, 1 у. Одновременно импульс "Начало обработки" поступает на счетчик 27 и устанавливает его Й-разрядный выход в состояние"1" 01 При этом с выходов схем И 28, 29 сиг ал поступает на входы счетчика 30. Младший разряд счетчика 27 определяет прямое или обратное направление счета тактов по оси 1 х в счетчике 30. Так, в нечетных 1 у - младший разряд счетчика 27 равен "1" и счет в 30 идет в прямом направлении от 1 до 1 х; (такты поступают на вход +1 счетчика 30), а в четных 1 у, когда младший разряд счетчика 27 равен "О", - в обратномнаправлении от 1 до 1 (такты поступают на вход -1 счетчика 30). В состав блока 13 входят схемы И 31, 32, логический элемент 33, схема И 34, дешифратор 35. Выход счетчика 30 определяет М-разрядные такты 1 х на выходе блока 13 синхронизации, Кроме того, этот выход используется для формирования счетного импульса в счетчике 27 (по оси,1 у). Для этого использованы дешифратор 36 на М-разрядное число 1 х и дешифратор 37 на единицу. Выходы дешифраторов соединены с входом логического элемента 33, на другие входы которого поступают прямое и инверсное значения младшего разряда счетчика 27. На выходе логического элемента 33 формируется счетный импульс, если 1 Х=1 Х,у =1 или если 1 х=1,у =О, который по такту гене 1ратора 25 переводит значение выходов счетчика 27 в следующее положение. При этом состояние младшего разряда счетчика 27 меняется на противоположное, совпадение на выходе логического элемента 33, исчезает, а счетчик 30 начинает вырабатывать такты в обратном направлении. Количество тактов по оси 1 у ограничено разрядностью й (максимальной длиной обрабатываемого процесса, возможна реализация кольцевого счетчика по оси 1 у) и при переполнении счетчика 27 дешифратор 35 обнуляет триггер 24 и подготавливает схему блока 13 синхронизации (фиг, 3) к приему следующей последовательности.В скалярном случае, когда матрицы коэффициентов измеряемого процесса принимали соответственно вид Р(Иу)=фх,й(Ыу)=фу, М(Ыу)=-Фх, Фу, с ра внивались дисперсии ошибок фильтрации(1 х,у)=Йх,у(х,у)-цЬ,укоторые имеет фильтр Калмана по отношению к предлагаемому дискретному фильтру. Сравнение выполнялось при Фу=0,8, Эх=0,8: 0,9; 0,99 в зависимости от отношения сигнал/шум (фиг, 2). Сравнение показало, что в любой области отношения сигнал/шум имеется выигрыш по сравнению с рассмотренным вариантом фильтра Калмана, а на некоторых участках можно уменьшить дисперсию ошибки фильтрации в 2 раза.Формула изобретения Дискретный фильтр, содержащий последовательно соединенные первый алгебраический сумматор, первый вход которого является первым входом фильтра, первый матричный умножитель, второй алгебраический сумматор, первый блок задержки, второй матричный умножитель, а таКже содержащий третий матричный умножитель, выход которого соединен с вторым входом первого алгебраического сумматора, первый вход третьего умножителя св 10 15 35 40 45 тий выход блока синхронизации соединен с 50 55 соединен с входом "Запись-чтение" второго. оперативного запоминающего устройства, с 20 25 30 динен с вторым входом второго алгебраического сумматора, вторые входы первого, второго и третьего матричных умножителей являются входами установки матриц коэффициентов фильтра, второй вход первого блока задержки является входом начальной установки фильтра, о т л и ч а ю щ и й с я тем, что, с целью повышения точности оценки, введены третий алгебраический сумматор, четвертый и пятый матричные умножители, второй блок задержки, блок синхронизации, первое и второе оперативные запоминающие устройства, мультиплексор, первая-четвертая схемы сравнения, инвертор, первый и второй элементы И, элемент ИЛИ, ключ, причем выход второго алгебраического сумматора соединен с информационными входами первого и второго опе рати вн ых за поми нающих устройств и с информационным входом ключа, выход которого является выходом фильтра, выход второго матричного умножителя соединен с первым входом третьего алгебраического сумматора, выход которого соединен с вторым входом второго алгебраического сумматора, выход четвертого матричного умножителя соединен с вторым входом третьего алгебраического сумматора, первый выход блока синхронизации, вход которого является входом "Начало обработки" фильтра, соединен с первым входом первого элемента И и с входом инвертора, второй выход блока синхронизации - с первым входом первой схемы сравнения, выход которой соединен с адресным входом мультиплексора, выход которого соединен с выходом первого оперативного запоминающего устройства, с первым входомчетвертого матричного умножителя и с информационным входом второго блока задержки, выход которого соединен с первым входом пятого матричного умножителя, выход которого соединен с третьим входом третьего алгебраического сумматора, трепервыми входами второй и третьей схем сравнения, с адресными входами первого и второго оперативных запоминающих устройств и с первым входом четвертой схемы сравнения, выход которой соединен с управляющим входом ключа, первый выход блока синхронизации соединен с входом "Запись-чтение" первого оперативного запоминающего устройства, выходинвертора управляющим входом мультиплексора и с первым входом второго элемента И, выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с упфи ИенамОфЮ СЭ равляющими входами первого и второго блоков задержки, выход второй схемы срав,нения соединен с вторым входом первого элемента И, выход которого соединен с вто-рым входом элемента ИЛИ, выход третьей 5 схемы сравнения - с вторым входом второго элемента И, выход второго оперативного запоминающего устройства - с первым информационным входом мультиплексора, второй информационный вход которого является входом установки нуля, вторые входы всех схем сравнения являютсявходами установки чисел фильтра, вторые входы четвертого и пятого матричных умножителей являются входами установки матриц коэффициентов фильтра,1679500 кин орректор Н. Корол КНТ СССР изводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 101 Составитель В. Пили едактор А. Шандор Техред М.МоргенталЗаказ 3215 Тираж 385 ВНИИПИ, Государственного комитета по изо 113035, Москва, Ж. Ра