Контроллер для связи процессоров с общей магистралью

,давления синхронизацией, вход 60 состояния передатчика, вход 61 состояния приемника, выход 62 запроса прерывания, вход 63 записи, вход 64 считыйания, выход 65 признака передачи 25данных, первый 66 и второй 67 выходырежима чтения,Контроллер может одновременно работать в двух режимах: режиме передачи сообщения и режиме приема сообще"ння,Рассмотрим работу контроллера применительно к мультипроцессорной системе, содержащей 16 процессоров 2, в Каждом из которых применена магистраль И 41, подключенная к соответствующему контроллеру 3 устройства 1 для обмена инФормацией Каждому контроллеру 3 на входе 29 устанавливают уникальный системный адрес из ряда 40 0000, 0001, 00101110, 1111. Кроме того, во всех контроллерах 3, за Исключением контроллера с системным адресом, например, 1111, выключатели 148 замкнуты, что препятствует пе редаче в линию синхронизации СМ магистрали 4 сигналов синхронизации более, чем от одного процессора 2. Счетчики 11 адреса в каждом,контроллере 3 имеют коэФФициенты пересчета, При включении системы счетики 11 адреса и триггеры 6-10 и 46 сбрасываются в состояние "0" (цепи сброса на Фиг.2-4 не показаны 1. Сигналы синхронизации воздействуя на счетные Вхо ды счетчиков 11 адреса, синхронно переключают их в состояние, соответствующее одному из всех возможных комбинаций кодов системных адресов контроллеров 3. В каждом контроллере 3 текущее состояние счетчиков 11 адреса сравнивается с кодом системного адреса, установленном на входе 29. так как в каждом из контроллеров код системного адреса уникален по отношению к остальным, то в каждом периоде сигнала синхронизации срабатывает схема 12 сравнения только в одном из контроллеров 3. Именно этот контроллер 3 и получает право передать в магистраль 4 системы одно инФормационное слово, которое считывается неделимой, минимальной частью сообщения и в дальнейшем называется символом сообщения, Процессоры 2 в рамках рассматриваемой мультипроцессорной системы взаимодействуют посредством сообщений, состоящих из произвольного числа символов. Структура сообщения предполагает, во-первых, что сообщение состоит из двух частей; адресной и инФормационной; во-вторых, что адресная часть сообщения состоит из символов адресов, т.е. символов, которые при передаче в магистраль 4 системы сопровождаются передачей "1" в линию признака передачи адреса и в младших инФормационных разрядах содержат адрес контроллера 3, приемник которого является получателем сообщения, причем количество символов в адресной части сообщения соответствует количеству контроллера 3, назначенных получателями сообщенияф в-третьих, что инФормационная часть сообщения состоит из символов данных, первый из которых численно равен числу символов данных в информационной части сообщения.Контроллер 3 с точки зрения связанного с ним посредством узла 5 сопряжения процессора 2 может быть представлен в виде некоторого набора регистров ввода-вывода или набора ячеек памяти. Состав и назначение портов (ячеек памяти) приведены в табл.1. В последнем столбце таблицы указаны адреса портов в системе ввода-вывода процессора 2 на основе магистрали И 41 в соответствии с приведенным на Фиг. 4 вариантом исполнения узла 5 сопряжения.В табл,1 указаны значения младших адресных разрядов портов ввода-вывода, старшие разряды АЛ 2 АЛ 7 образуют базовый адрес контроллера 3 в системе ввода-вывода процессора 2и выбираются посредством установкина входе 49 в узле 5 сопряжения. Втабл.2 приведены форматы символа ад, реса сообщения для мультипроцессорной системы, содержащей 16 процессоров 2 и слова состояния контроллера 3,В табл. 3 приведены Форматы словассояниФункционально контроллер 3 можетбыть представлен в виде двух независимых частей; перецатчика (Фиг,2)и приемника (фиг.3;, обеспечивающихвозможность одновременно быть источником и получателем сообщений,В режиме передачи сообщения контроллер работает следующим образом.Предназначенное для передачи сообщение хранится в последовательныхячейках памяти процессора 2, опрецеленных при создании конкретно 1 о программного обеспечения в качестве буфера передачи. По заполнении буферапередачи процессор 2 выполняет операцию записи первого символа сообщения, который всегда должен быть символом адреса, в порт символа адреса контроллера 3При выполнении данной операции возникнет единица на выходе 55 узла 5сопряжения, которая записывает значения поступающих с выхода 50 узласопряжения сигналов, соответствующиесодержанию передаваемого символав регистр 15 передатчика, нулевоезначение сигнала признака передачи .данных и единичное значение сигналапризнака передачи адреса в регистр 16признаков, а также устанавливает триггер 6 в состояние . С выхода триггера б сигнал "1" поступает на вход60 состояния передатчика. узла сопряжения, свидетельствуя о неготовностипередатчика для передачи нового символа сообщения, и ближайшим иьг:ульсомсинхронизации записывается в триггер8, обеспечивая синхронизацию моментаактивизации передатчика с моментом изменения состояния счетчика 11 адреса. Сигнал "1" с выхода триггера 8 открывает элемент И 19, через который при равенстве выходного кода счетчика адреса и кода системного адреса на входе 29, имеющем место на входах схемы 12 сравнения, единица с выхода послед-, ней разрешает передачу содержимого регистров 15 передатчика и 16 признаковО 5 2 О 25 30 тоянии (триггеры б и 8 установлены)1 и при каждом срабатывании схемы 12 в магистраль 4 и, поступая на информационный вход триггера 7, подготавливает его переключение в единичное состояние. При этом, если на вход записи нуля триггера 7 с линии подтверждения передачи магистрали 4 черезт 11 вход-выход 3 3 поступает сигнал О свидетельствуя о готовности к приему передаваемого симв ола в с еми получат елями сообщения , то ближащий импуль с синхр ониз ации записывает в триггер 7 единицу с выхода элемента И9 . Единица с выхода триг ге р а 7 сбрасывает триггер 6 в состояние " 0 " . Нуль с выхода триггера 6 ближайшим импульсом синхронизации записыв а е т ся в триггер 8 , пер евоця передатчик в н еактивное состояние и , воздействуя на вход з апи си единицы три г г е р а 4 6 , у с танавлив а е т его с с о с тояни е1 " . Нуль с инв ер с но г о выхода триггера 4 6 в каче ств е сигнала запроса пр ерыв ания прерыдает выполнение текущей и ро граммы процессора 2 , При обработке пр ернвания процессор 2 в качестве обя з ат ельной пр оцедуры осуществляет анализ значения сигнала состояния и ередатчика .Выполнение команды ч тения слов а состояния сопровождается во зник нов ением единицы н а выходе элемента И 42 , с брасывающей триггер 4 6 в состояние "0 " . Если значенче сигнала состоянияпередатчика равно нулю, то процессор 2 записывает в порт символа адреса, либо в порт символа данных передатчика очередной символ сообщения, Процессор 2 должен обладать способностью определять окончание адресной частисообщения и начало его информационной части, что можно осуществить на программном уровне, например указанием количества символов адреса в адресной части сообщения.Если при передаче символа сообщения хотя бы один из приемников получателей сообщения не готов, то он вырабатывает в линию подтверждения передачи магистрали 4 через вход"вы" ход 33 сигнал который поступает на вход записи нуля триггера 7, удер-живая его в сброшенном состоянии на время действия очередного импульса синхронизации и, препятствуя, тем самым сбросу триггера 6. В результате передатчик останется в активном сос 575197/сравнения осуществляет повторную передачу символа сообщения, Это происходит до тех пор, пока все приемники получатели сообщения в одном сеан 5 се передачи не окажутся готовыми к приему.Работа контроллера в режиме приема сообщения.Дпя приема сообщений в контролле О ре 3 предназначен приемник (Фиг,3). Процессор 2 совместно с приемником ,контроллера 3 образует получатель ;сообщения. Приемник в контроллере 3 может находиться в одном из следую ших трех состояний: ожидание сообщения (Ы 1 МЕ), когда триггеры 9 и 10 сброшены в состояние "О" и приемник доступен для соответствующего ему первого символа адреса, передаваемого 2 О ,от любого источника системы; захват сообщения (ТВОЕ), когда триггер 9 сброшен, триггер 10 установлен в состояние "1" и приемник доступен для приема одного символа данных от за ,хватившего его источника сообщения (от источника первым передававшим в приемник соответствующий символ адреса); блокировка сообщения (ЭЕ 1 Ж), когда триггеры 9 и 10 установлены ;в состояние "1" и регистр 18 приемника занят.Переходы между состояниями приемника отражены на диаграмме состояний приемника (Фиг.5). В состояние ТЮЕ, поскольку триггеры 9 и 10 сброшены, то в регистры адреса 17 и приемника 18 импульсами синхронизации записываются значения соответственно выходных сигналов счетчика 11 адреса и сигналов, поступающих на инФормационные вход-выход 28, Поскольку запись содержимого счетчика 11 адреса в регистр 17 адреса и переключение счетчика 11 адреса осуществляется одним и тем же сигналом, то обеспечивается гарантированное неравенство кодов на входах схемы 13 сравнения, а следовательно, невосприятие символов данных, передаваемых в магистраль, В то же. время схема 14 сравнения постоянно сравнивает значения сигналов, поступающих на инФормационный вход-выход 28 с кодом системного адреса на входе 29 контроллера 3, которому принадлежит приемник. Если коды равны, то единица с выхода схемы 14 сравнения открывает элемент И 24, В магистраль 4 в это время передается признак адреса, о чем свидетельствует поступление на второй вход элемента И 24 единицы с линии признака передачи адреса магистрали, При этом единица с выхода элемента И 24 ближайшим импульсом синхронизации записывается в триггер 10, переводя приемник в состояние ТЮК. При этом единица с выхода триггера 10, во-первых, поступая на входы управления триггера 10 и регистра 17 адреса, запрещает изменение состояния триггера 10 посредством записи инФормации с его инФормационного входа. и запись в регистр 17 адреса, Фиксируя в нем таким образом содержимое счетчика 11 адреса, при котором передавался принятый символ адреса, во-вторых обеспечивает выработку сигнала неготовности приемника при передаче в магистрали обращенного к нему символа адреса от некоторого другого источника, При этом единица с выхода схемы 14 сравнения открывает элемент И 24, а единица с выхода триггера 10 открывает элемент И 22, В результате единица, поступая с входа- выхода 30, через элементы И 24, Л 22 и .ИЛИ 25 придет на вход записи нуля триггера 7 в источнике сообщения и будет препятствовать изменению его состояния, что обусловливает повторную передачу, Таким образом, если приемник находится в состоянии ТИЖ, то никакой источник в системе, кроме источника, системный адрес которого заФиксирован в регистре 17 адреса не может передать ему свое сообщение, т,е. в системе поддерживается принцип неразрывности сообщений. Источник сообщения, последовательно передавая символы адреса нескольких приемников (получателей), может адресовать сообщения сразу нескольким процессорам 2, При этом уже захваченные приемники никак не будут реагировать на передачу символов адреса от захватившего их источника, поскольку символ адреса сопровождается передачей нуляв линии признака передачи данных, который поступая на вход-выход 31, блокирует передачу единицы на выход элемента И 23, обеспечивая прием каждого символа данных от захватившегоих источника,Из состояния Т МЕ приемник можетперейти лишь в состояние ПЕНЕ, чтоосуществляется приемом в регистр 8приемника символа-данных от источника, адрес которого зафиксирован в регистре 17 адреса. В таком случае срабатывает схема 13 сравнения, единица с выхода которой открывает элемент И 23, и если в линии признака передачи данных имеет место единица, свидетельствующая о передаче в магистрали символа данных, то она черезэлементы И 23 и И 20 записывается в триггер 9. Единица с выхода триггера 9, во-первых блокирует запись в триггер 9 и в регистр 19 приемника, фиксируя в нем информационное значение принятого символа данных, во-вторых открывает элемент И 21, обеспечивая выработку через элементы И 21 и 23 и ИЛИ 25 единицы в линию подтверждения передачи агитрли, свидетельствующую о блокировке приемника, такая ситуация возможна, когда источник сообщения передает очередной символ данных, а регистр 18 приемника еще занят предыдущим символом 25 данных, в-третьих устанавливает триггер 46 узла 5 сопряжения в состояниевыработки сигнала запроса прерывания и поступает в соответствующий разряд порта слона состояния контроллера. 30 Если при передаче символа данных от .источника одновременно к нескольким получателям по крайней мере один из них находится в состоянии РЕМЕ, то единица с линии подтверждения передачи магистрали 4 через входы"выходы 33 воздействует на инзертирующие входы элементов И 20, препятствуя приему символа данных, который осуществляется только тогда, когда приемники всех получателей сообщения приняли состояние ТЕМЕ. Из состояния ЗАЕМЕ приемник переходит либо всостояние ИТИЕ, когда процессор 2 читает регистр 18 приемника через порт конечного символа сообщения с выработкой на выходах элементов И 45 и 41 единичных значений сигналов, либо в состояние ТИП, когда процессор 2 читает регистр 18 приемника через порт текущего символа сообщения с выработкой единичного значения сигнала иа выходе элемента И 45, В первом случае сбрасываются оба триггера 9 и 10, а во втором - толькотриггер 9.55 Формула изобретенияКонтроллер дпя связи процессоров с общей магистралью, содержащий регистр передатчика, узел сопряжения, регистр признаков, пять триггеров, регистр приемника, регистр адреса, первую и вторую схемы сравнения, счетчик адреса, шесть элементов И, элемент ИПИ и усилитель-формирова" тель, причем информационный вход регистра передатчика подключен к информационному выходу узла сопряжения,информационный вход-выход узла сопряжения является первым информационным входом-выходом контроллера, выход регистра передатчика соединен с инфор" мационным входом регистра приемника, первым входом первой схемы сравнения и вторым информационным входом-выходом контроллера, выход регистра приемника подключен к информационному входу узла сопряжения, второй вход первой схемы сравнения соединен с первым входом второй схемы сравнения и входом установки системного адреса конт"роллера, второй вход второй схемысравнения подключен к выходу счетчикаадреса и информационному входу регистра адреса, выход которого соединен с первым адресным входом узла сопряже-. ния, выход признака передачи адресаузла сопряжения подключен к первомуинформационному входу регистра признаков, первый выход которого соединен с входом-выходом признака передачи адреса контроллера, выход запроса передачи узла сопряжения подключен к входу записи регистра признаков, входу записи регистра передатчика и входу установки в первого триггера, выход первой схемы сравнения соединен с первым входом первого элемента И, выход второй схемы сравнения подключен к первому входу второго элемента И, выход которого соединен с входом управления выходом регистра передатчика, входом управления и выходом регистра признаков, выход синхронизации узла сопряжения подключен к информационному входу усилитель-формирователя, вход синхронизации узла сопряжения является входом синхронизации контроллера, выход управления синхронизацией узла сопряжения соединен с управляющим входом усилителя-Формирователя, выход которого подключен к счетному входу счетчика адреса, входу синхронизации регистра адреса, входу синхронизации регистра приемника и входу-выходу синхронизации контроллера, выход1575197 Таблица Порты ввода (ячейки чтения) Порты вывода (ячейки записи) Адрес порта в системе ввода-вывода магистрали И 41 РазрядА,Ц О РазрядАД 1 Слова состояния (Р А)Принято символа (с выработкой сигнала)(РТИ) первого триггера соединен с входомсостояния передатчика узла сопряжения, выход второго триггера подключенк входу состояния приемника узлаСопряжения и первому входу третьегоэлемента И, выход запроса прерыванияузла сопряжения является выходомЗапроса прерывания контроллера, входзаписи узла сопряжения является,входом записи контроллера, вход считывайия узла сопряжения является входомсчитывания контроллера, второй адресный вход узла сопряжения являетсяадресным входом контроплера, входустановки базового адреса узла сопряяения является входом установки базоцого адреса контроллера, о т л и -ч а ю щ и й с я тем, что, с цельюрасширения области применения контроллера эа счет возможности передачи сообщений от источника к нескольфм получателям, в него введена трет 1 ья схема сравнения, причем первыйвХод третьей схемы сравнения подключен к выходу счетчика адреса, второйвХод третьей схемы сравнения соединенс выходом регистра адреса, выходтретьей схемы сравнения подключенк ,первому входу четвертого элементЬ И, второй вход которого соединенс вторым выходом регистра признакови входом-выходом признака передачиданных контроллера, второй информацИонный вход регистра признаков подключен к выходу признака передачидФнных узла сопряжения, второй входпФрвогоэлемента И соединен с первымвосходом регистра признаков, вход записи нуля первого триггера подключен к выходу третьего триггера, входсинхронизации третьего триггера соелинен с входом синхронизации четвертого триггера, входам синхронизации второго триггера, входом синхронизации пятого триггера и счетным входом счетчика адреса, информационный вход четвертоготриггера подключен к выходу первого триггера, выход четвертого триггера соединен с вторым входом второго эле Омента И, информационный вход третьего триггера подключен к выходу второго элемента И вход записи нуля третьего триггера соединен с выходом элемента ИЛИ, инверсным входом пятого элемнтаИ и входом-выходом подтверждения передачи контроллера, выход четвертого элемента И подключен к прямому входу пятого элемента И и второму входу третьего элемента И, выход которого соединен с первым входом элемента ИЛИ, выход пятого элемента И подключен к информационному входу второго триггера, вход управления записью которого соединен с перд 5 вым входом третьего элемента И ивходом управления записью регистра приемника, выход первого элемента И подключен к информационному входу пятого триггера и первому входу шестого элемента И, выход которого соединен с вторым входом элемента .4 ЛИ второй вход шестого элемента И подключен к выходу пятого триггера, входу управления записью пятого триггера и входу управления записью регистра адреса, вход записи нуля второго триггера соединен с первым выходом режима чтения узла сопряжения, вход записи нуля пятого триггера подключен к второму выходу режима чтения узла сопряжения.1575197 Таблица 2 ДАТО ДАТ ДАТ 2 ДАТ 3 ДАТ 4 ДАТ 5 ДАТ 6 ДАТ 7 А СО А С 1 А С 2 А СЗ Адрес контроллера 3 связи, Резервные разряды получателя сообщения Т а б л и ц а 3.АТО ДАТ ДАТ 2 ДАТЗ ДАТ 4 ДАТ 5 ДАТ 6 ДАТ 7АТР А С АТРОАТР 1 АТР 2 АТРЗ 1 Порт принятого символа содержит символ сообщения (готовность приемника) Порты передатчика (символа адреса или символа данных)занят (неготовность передатчика) Порты передатчика свободны (готовность передатчика) Адрес контроллера 3 связи,источника сообщенияО Порт принятого символа пуст (неготовность приемника) Резервныеразряды