Устройство для контроля лоических блоков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК А 1 19 0). 4 С 06 Р 1 ИСАНИЕ ИЗОБРЕТЕОРСКОМУ СВИДЕТЕЛЬСТВУ 4016091/2403.02,86 23.01.89.Ленинградсики и оптиВ.К. Дорох . Магдиев681,3 (088Авторское9454, кл, торское св05897, кл.,8) свидетель С 06 Р 11идетельствС 06 Р 11 тво СССР22, 1982о СССР 22, 1982 ГОСУДАРСТВЕННЫЙ НОМИТЕПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕС"КИХ БЛОКОВ(57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для функционально-параметрического контроля различных логических элементов, в томчисле микросхем и печатных плат, со"держащих логические микросхемы. Прин,цип действия устройства основан наметоде сигнатурного анализа. Цельюизобретения является повышение достоверности и точности устройства для контроля логических блоков при одно-временном расширении функциональныхвозможностей и увеличения быстродействия. Это достигается тем, что визвестное устройство введены компараторы уровня логической единицы, ло.гического нуля и уровня переключения,а также блоки задержки, дешифраторсостояния компараторов и селектор выходных сигналов. Введение новых блоков и новая организация взаимодействия между ними и известными блоками позволяют производить контроль вью.ходных уровней логического нуля, логической единицы и задержки распространения в контролируемом логическомблоке. Отсчет задержки распространения сигнала может производиться отфронтов импульсов любого канала.Эта возможность является важной приконтроле блоков с синхронизацией.Кроме этого, элементная база контролируемого блока не требует согласования по уровню напряжений с элементной базой самого устройства. 1 з.п.ф-лы, 4 ил.Изобретение относится к автоматике и вычислительной технике и может быть использовано Для функционально-параметрического контроля логических элементов, в том числе мик 5росхем и электронных блоков, содержащих логические микросхемы.Цель изобретения - повышение достоверности и точности контроля при 1 Орасширении функциональных возможностей и увеличении быстродействия.На фиг, 1 и 2 приведена функциональная схема устройства; на Фиг.3 "функциональная схема блока управления; на фиг. 4 - временная диаграмма работы блока управления,Устройство для контроля логичес"ких блоков содержит задатчик 1 те.стов, группу из п формирователей 2.1- 202.п тестовых сигналов, селектор 3входных сигналов, первый блок 4 настраиваемой задержки, второй блок 5настраиваемой задержки, контролируемши логический блок 6 группу из и 25компараторов 7.1-7.п уровня логической единицы, группу из и компарато 1- ров 8. 1-8,п уровня логического нуля, группу из и компараторов 9.1-9.пуровня переключения, группу из и дешифраторов 10,1-10.п логического состояния, блок 11 опорных уровней, генератор 12 импульсов, блок 13 управ"ления, группу из п Формирователей14.1-14.п сигнатур, состоящих изсумматоров 15 по модулю,цва, первых3516 и вторых 17 элементов И, элементов ИЛИ 18 и регистров 19 сдвига,(и+1)-го формирователя 20 сигнатур,состоящего из сумматора 21 по мод-лю40два и регистра 22 сдвига. блока 23индикации.Выходы задатчикатестов соедине"ны соответственно с первыми входамиФормирователей 2,1-2.п тестовых снг 45налов, второй вход каждого Формирователя соединен с одним из входов первого блока 4 настраиваемой задержки, а выход с одним из входов селектора 3 входных сигналов и являетсяодним из информационных выходов устройства. Вход задатчика 1 тестов со-..единен с входом первого блока 4 настраиваемой задержки и с выходом 13.2блока 13 управления. Выход первогоблока 4 настраиваемой задержки соединен с выходами 13.6 блока 13 управления, выход селектора 2 входныхсигналов соединен с вторым входом второго блока 5 настраиваемой задержки, а первый вход с третьим выходом блока 11 задания опорных уровней и первыми входами компараторов 91-9.п уровня переключений. Каждьй д-й(д1 у 2 у ф а еп) ВыхОд группы ВыходОВ Вто рого блока 5 настраиваемой задержки соединен с вторым входом д-го компаратора 9 уровня переключения, третьи входы которого соединены с вто рым входом д-го компаратора 7 уровня логической единицы, с вторым входом д-го компаратора 8 уровня логического нуля и является д-м информационным входом устройства. Выкод Фд-х компараторов 7, 8 и 9 соединен соответственно с первьщ, вторым и третьим входом д-го дешифратора логи" ческого состояния, управляющие выходы дешифратора 10 объединены и соединены с входом 13.8 блока 13 управления и первым входом блока 23 индикации. Информационные выходы д-го дешифратора 10 соединены с вторым информационным входом д-го Формирователя 14 сигнатуры, информационный выход которого соединен с первым информационным выходом (и+1) -го Формирователя сигнатуры. Первый информационный вход первого формирователя 14.1 сигнатуры соединен с шиной нулевого потенциала. Первые управляющие входы и-первых формирователей сигнатур соединены с выходом 13,3 блока 13 управления и входом сброса (и+1)-го формирователя сигнатуры. Вторые уп равляющие входы и-первых Формирователей сигнатуры соединены с выходом 13.4 блока 13 управления. Входы сброса и-первых формирователей сигнатуры соединены между собой и с выходом 13.1 блока 13 управления, а тактовые входы соединены между собой, с тактовым входом (и+1)-го Формирователя сигнатуры и выходом 13.5 блока 13 управления. Выход (и+1)-го формирователя сигнатуры соединен с вторым входом блока 23 индикации, выход генератора 12 импульсов соединен с выходом 13.7 блока 13 управления.Блок управления (Фиг. 3) содержит элемент 24 коммутации для запуска устройства, КЯ триггер 25, В-триггер 26, двухвходовый элемент И 27, счетчик 28 размера М, где И - коли- честно тестов, двухвходовый элемент ИЛИ 29, 0-триггер 30, двоичный счет чик 31 размером ММИ, где М - длчназ 145 регистра сдвига формирователя сигнаФтуры, двухвходовые элементы И 32 и 33, трехвходовый элемент ИЛИ 34, одновибратор 35, трехвходовый элемент ИЛИ 36, Злементом 24 коммутации К- и Я-входы триггера 25 поочередно подсоединяются к шине нулевого потенциала, Выход триггера 25 сое,динен с входом установки 0-триггера26, входом сброса счетчика 28 и внеш"ней шиной 13.1. Выход переполнениясчетчика 28 соединен с первым входомэлемента ИЛИ 29 и входом сброса В-, триггера 30. Неинвертирующий выход 0-триггера 30 соединен с внешней шиной 13.3, входом сброса счетчика 3 1, первым входом элемента И 32. Инверсный выход счетчика 31 соединен с внешней шиной 13.4 и первым входом элемента И 33Выход переполнения счетчика 31 соединен с первым входом элемента ИЛИ 36. Выход триггера 26 соединен с первым входом элемента ИЛИ 34 и первьи входом элемента И27. Второй вход элемента И 27 соединен с внешней шиной 13.7 и вторым входом элемента И 32. Выход элемента И 27 соединен с тактовым входом 0-триггера 26, 0-вход которого соединен с шиной нулевого потенциала.Второй вход элемента ИЛИ 34 соединен.с внешней шиной 13.6, с вторым входом элемента И 33 и с тактовым входом триггера 30, 0-вход которого соединен с шиной единичного уровняВторой вход элемента ИЛИ 29 соединен с выходом элемента ИЛИ 34, а выход - с входом одновибратора 35, выход которого соединен с внешней шиной 13.2 и тактовым входом счетчика 28. Третий вход элемента ИЛИ 36 соединен с шиной 13.8. Выходы элементов И 32 и 33 соединены соответственно с первым и вторым входами элемента ИЛИ 36, выход которого соединен с тактовым входом счетчика 31 и внешней шиной 13.5.Блок управления работает следующимобразом. При замыкании элемента 24 коммутации выход триггера 25 переводится в нулевое состояние. При этом выход П-триггера 26 принимает единичное значение, которое открывает элемент И 27 для прохождения сигнала счетчик 28 устанавливается в исходное состояние, Сигналом 13.1 устанавливаются в исходное состояние также регистры 19 сдвига формирова 34094 телей 14. 1-14.п сигнатур. Выход переноса счетчика 28 принимает нулевое значение, открывая элемент ИЛИ29 для прохождения сигнала и сбрасывания Р-триггера 30. На прямомвыходе Р-триггера 30 появляется логический нуль, который приводитсчетчик 3 1 в исходное состояние, закрывает элемент И 32, а сигналом 13.3 510 закрывает элементы И 17 формирователей 14. 1-14.п сигнатур и приводитв исходное состояние (и+1) -й формирователь 20 сигнатур, На инвертирующем выходе Р-триггера 30 появляется логическая единица, открывакзцая элемент И 33, а сигналом 13,4 - элемент И 16, Появление логического нуля на выходе счетчика 3 1 открывает элемент ИЛИ 36.При обратной коммутации элемента 24 коммутации выход триггера 25 принимает значение логической единица. После этого первым импульсом в 0 го триггер 26 записывается логическийнуль, которым сразу закрывается элемент И 27, Сигнал с выхода триггера проходит через элемент ИЛИ 34,.элемент ИЛИ 29 и запускает срезом импульса одновибратор 35. Последний 30 формирует импульс длительностью, незначительно перекрывающей время сум-;марной задержки распространения сигнала в компаратордх уровня логической единицы 7 и нуля 8, в дешифраторе 10 логических состояний, в сумматорах 15 по модулю два, в элементах И 16, в элементах ИЛИ 18, в регистрах 19 сдвига. Зтот импульс явля ется тактовым импульсом для задатчи-.ка 1 тестов и запускает первый блок4 настраиваемой задержки. По срезуэтого импульса счетчик 28 увеличивает свое значение наединицу. Задер жанный на величину Ьь, равную задержке распространения сигнала в формирователе тестовых сигналов, настроенном на наибольшую задержку, этот импульс вновь возвращается в блок управления (сигнал 13,6). Через элементы ИЛИ 34 и 29 сигнал 13,6 подаетсяна вход одновибратора 35, своим срезом вновь запуская его. По срезу сигнала 13,5 записывается информацияв регистры 19 сдвига.Таким образом образуется асинхронный внутренний кольцевой генераторс переменной частотой Г. ЧастотаЕ никоим образом не связана с пери5 145одом генератора тактовых импульсов,Если во время этого этапа работы натретьем входе элемента ИЛИ 34 появляется сигнал логической единицы тоон закрывается для дальнейшего прохождения сигнала, и цикл повторяется,Счетчик 28 проводит счет М импульсов, где М - число тестов. Сигнал переполнения счетчика 28 закрывает элемент ИЛИ 29 и снимает сигнал сбрссас В-триггера 30, который по срезупоследнего импульса, запускающеготест, записывает логическую единицу.Появление на прямом выходе В-триггера логической единицы открывает элемент И 32, снимает сигнал сбросасо счетчика 3 1, а сигналом 13.2 открывает элементы И формирователей14. 1-14.п сигнатур и снимает запретзаписи в (и+1)-й формирователь 20сигнатур,На инвертирующем входе триггера30 появляется логический нуль, закрывающий элемент И 33, а сигналом13.4 закрывающий элементы И 16.После этого сигнал 13,7 с генератора импульсов, пройдя через элементыИ 32 и элемент ИЛИ 36, подается натактовые входы всех формирователейсигнатур. Счетчик 3 1 производит счетдо числа (М и),. где М - длина регистров 19 сдвига, после чего появля"ется сигнал переноса, закрывающийэлемент ИЛИ 36, и регистры сдвигапрекращают формирование сигнатуры.На этом цикл заканчивается.Устройство работает следующим образом.По сигналу "Пуск", вырабатываемому элементом 24 коммутации, блок 13управления сигналом 131 устанавливает группу формирователей 14. 1-14.псигнатур и формирователь 20 сигнатуры в исходное состояние. По импульсному сигналу 13.2 задатчик 1 тестовформирует информацию первого теста,поступающую на входы формирователя2 тестовых сигналов . На синхронизирующие входы каждого формирователяпоступает сигнал, задержанный относительно сигнала 13.2 первым блоком4 настраиваемой задержки. Это позволяет сформировать требуемую временную диаграмму входного теста. Формирователь 2 тестовых сигналов формирует требуемый по техническим условиям стимулирующий входной импульс,т.е. задает уровень логического нуля,3409 6 уровень логической единицы и длительность фронта. С выходов формирователя тестовых сигналов сигнал поступает на входы контролируемого блока 6 5и на входы селектора 3 входных сигна-,лов. С помощью селектора 3 входныхсигналов выбирается требуемый перепад, который поступает на второйблок 5 настраиваемой задержки, формирующий импульсы синхронизации компараторов уровня переключения, причемпо каждому каналу импульс синхронизации формируется независимо. Это по"зволяет контролировать задержку распространения каждого выхода блокаотдельно. Реакция-отклик с каждоговыхода контролируемого блока 5 поступает на соответствующие вторые выхо О ды компараторов уровня логическойединицы, компараторов уровня логического нуля и третьи входы компараторов уровня переключения. На первыевходы компараторов уровня логической 25 единицы, компараторов уровня логического нуля и компараторов уровняпереключения подается соответственно постоянное напряжение логической единицы, логического нуля и уровня переключения, вырабатываемое блоком 11 опорных уровней, Компараторыуровня переключения регистрируютфакт прохождения выходным сигналомконтролируемого блока уровня переключения. Если к моменту приход= сигнала записи в компаратор выходнойсигнал не достигнет заданного уровня (т.е., задержка будет превышатьдопустимую), то компаратор уровня 40переключения останется в предыдущемсостоянии.Сигналы с выходов компараторовкаждой группы подаются на соответствующий дешифратор логического состояния, который вырабатывает в зависимости От информации на входе Логический 0", Логическую 1 или "Прерывание". По сигналу "Прерывание"тестирование блока, 6 прекращается.Нормированный сигнал логическогонуля или логической единицы поступает через сумматоры 15, выполняющиеоперацию сложения по модулю два, через элементы И 16 и элементы ИЛИ 18 55на входы регистров 19 сдвига. Единичное значение сигнала 13.4 и нулевоезначение сигнала 13.3 соответственнооткрывает элемент И 16 и закрываетэлемент И 17. С постоянной задержкой,1. Устройство для контроля логических блоков, содержащее задатчик тестов, блок управления, генератор импульсов, группу из и формироватеф лей сигнатур, где и - число информационных входов устройства, блок индикации, (и+1)-й Формирователь сигнатур и первый блок настраиваемой задержки, причем информационный выход .-го Формирователя сигнатур ( ййи). соединен с первым информационным входом (.+1) - го формирователя сигнатур, первый инФормационный вход первого формирователя сигнатур соединен с шиной нулевого потенциала, группа выходов (и+1) -го Формирователя сигнатур соединена с первой группой входов блока индикации, входы "Старт/ /стоп" формирователей сигнатур группы объединены и подключены к соответствующему выходу блока управления,40455055 7 1453учитывающей распространение сигналав сумматоре 15 по модулю два, элементе И 16, элементе ИЛИ 18, отсчитываемой от фронта импульса, вырабатываемого формирователем, имеющим наи 5большую задержку, на синхровходы формирователей сигнатур поступает импульс записи, В это время регистр 22находится в сброшенном состоянии.После прохождения всех тестов блок3 управления закрывает элемент И 16,открывает элемент И 17 и снимает сигнал "Сброс" с регистра 22, а затем,выдает последовательность М и импульсов сдвига, которая синхронизирует передачу образованных в регистрах19 сигнатур через соответствующиеэлементы 17 и 18 из каждого -го формирователя 14,д сигнатур в (1.+1)-й,а из и"го формирователя сигнатур - в(и+1)-й формирователь 20, в которомобразуется результативная сигнатурадля контролируемого блока. Эта сигнатура представляет собой сжатую информацию от выходной реакции контролируемого блока на входную тестовуюпоследовательность. Сигнатура индицируется блоком 23 индикации, Оператор,проводит сравнение полученной сигнатуры с эталонной, рассчитанной дляисправного логического блока, и в соответствии с результатом сравнениясудит о состоянии исправности контролируемого блока,1 35Формула изобретения 09 8входы управления режимом формирова= телей сигнатур группы соединены с входом сброса (и+1)-го формирователя сигнатур и подключены к выходу управления режимом блока управления, выход сброса которого соединен с входами сброса формирователей сигнатур группы, синхровходы которых соедчнены с синхровходом (и+1)-го Формирователя сигнатур и подключены к выходу синхронизации блока управления, выход управления выдачей теста которого соединен с входами тактирования задатчика тестов и первого блока настраиваемой задержки, выход которого соединен с входом внутренней синхронизации блока управления, выход генератора импульсов соединен с синхровходом блока управления, о тл и ч а ю щ е е с я тем, что, с целью повышения достоверности и точности контроля путем учета динамических характеристик входных и выходных сигналов контролируемых блоков, устройство содержит дополнительно группу Формирователей тестовых сигналов, селектор входных сигналов, вто" рой блок настраиваемой задержки, группу из и компараторов уровня логической единицы, группу из и компараторов уровня логического нуля, группу из и компараторов уровня переключений, группу из и дешифраторов логического состояния, блок опорных уровней, первый, второй и третий выходы которого соединены с первыми входами компараторов уровня логической единицы, компараторов уровня логического нуля и компараторов уровня переключений соответствующгл групп, выходы которых соединены соответственно с первыми, вторыми и третьими входами дешифраторов логического состояния группы, ичформационные выходы которых соединены с вторыми информационными входами соответствующих формирователей сигнатур, выходы сигнализации ошибки дешифраторов логического состояния группы объединены и подключены к второму входу блока индикации и к входу прерывания блока управления, вторые входы -х компараторов уровня логической единицы, уровня логического нуля и уровня переключений объединены и образуют 1-й информационный вход устройства третий вход 1-го компаратора уровня переключений9 1 ч 534 группы соединен с х-м выходом второ го блока настраиваемой задержки, входы уровня запуска и управляющий вход запуска которого соединены соответ" ственно с третьим выходом блока опор 5 ных уровней и выходом селектора входных сигналов, группа входов которого соединена с группой выходов формирователей тестовых сигналов и об,разуют группу информационных выходов устройства для подключения входов ,контролируемых блоков, первые входы формирователей тестовых сигналовгруппы соединены с выходами задатчик а тестов, вторые входы фо рмир ователей тестовых сигналов группы соединены с выходами первого блока настраиваемой задержки.2, Устройство по п, 1, о т л ич а. ю щ е е с я тем, что блок управления содержит элемент коммутации, ЙБ-триггер, два В-триггера, три элеМента И, два счетчика три элемента ИЛИ и одновибратор, причем подвиж иый контакт элемента коммутации соединен с шиной нулевого потенциала, а замыкающий и размыкающий контакты подключены соответственно к К- и Б- входам КЯ-триггера, выход которого соединен с ециничным входом первого О-триггера, входом сброса первого счетчика и является выходом сброса блока, информационньй вход первого Ь-триггера соединен с. шиной нулевого потенциала, а выход - с первыми вхо 35 цами второго элемента ИЛИ и первого элемента И, выхоц которого подключен к синхровходу первого В-триггера,09 10второй вход первого элемента И соединен с вторым входом второго элемента И и образует синхровход блока, второй вход второго элемента ИЛИ соединен с синхровходом второго 0-триг- . гера, первым входом третьего элемента И и образует вход внутренней синхронизации блока, третий вход второго элемента, ИЛИ является входом прерывания блока, выход второго элемента ИЛИ соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом переполнения первого счетчика и нулевым входом второго Э-триггера выход первого элемента ИЛИ соединен с входом одновибратора, выход которого соединен со счетным входом первого счетчика и образует выход управления выдачей теста блока, информационный вход второго Э-триггера соединен с шиной единичного потенциала. блока, прямой выход второго Э-триггера соединен с первым входом второго элемента И, входом сброса второго счетчика и образует выход управления режимом блока, инверсный выход второго Э-триггера соединен с вторым входом третьего элемента И и образует выходчСтартстоп блока, пе рвьпЪ, второй и третий входы третьего элемента ИЛИ соединены соответствеьно с выходами третьего элемента И, второго элемента И и с выходом переполнения второго счетчика, счетныи вход которого соединен с выходом третьего элемента ИЛИ и образует выход синхронизации блока.1453409 Составитель И. ДюковТехред Л,Олийнык Корректор М. Самборск едактор Н Заказ НИИ водственно-полиграфическое предприятие, г. Ужгород, ул. Проектна 286/46 Тираж 667 ПодписноеГосудаРственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., д. 4/5