Устройство для контроля тракта передачи данных

СОЮЗ СОВЕТСКИХ ОЦИАЛИСТИЧЕСНИХ СПУБЛИН(504 Н 04 В ТЕНИЯтрой ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ ОПИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРВ 477547, кл. Н 04 В 3/00, 1973.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ТРАКТАПЕРЕДАЧИ ДАННЫХ(57) Изобретение обеспечивает повышение достоверности при одновременодеиствия, Усдекодеров 1,34,2 контрольногоель 3, четырнад 4, 6, 1 О, 11, 1851, 53, 60, 61,в И 5, 7, 13, 1637, 38, 47, 49,умматора 8, 21,ержки 9, 14, 27,триггеров 12, 2258, два таймера ном повышении быстр ство содержит пять 39, 43, 63, датчик текста, распределит рать элементов ИЛИ 26, 29, 32, 36, 41, семнадцать элементо19, 23-25, 28, 35, 50, 57, 59, два с шесть элементов зад 54, 56, 64, восемь 30, 31, 45, 48, 55,13 15, 44, два элемента НЕ 17, 46, три счетчика 33, 40, 62, регистр 20, реверсивный счетчик 42, делитель частоты 52 и блок 65 передачи данных, Блок 65, приняв из тракта передачи: данных комбинацию испытательного текста, формирует сигнал, по которому с датчика 2 на сумматор 8 поступает первая кодовая комбинация (КК). На другой вход сумматора 8 поступает аналогичная комбинация из блока 65, Если в результате сравнения комбинаций в сумматоре 8 ошибки не будут обнаружены, то. будет осуществляться сравнение следующей комбинации, Если сумматор 8 выделит сигнал ошибки,то происходит проверка исправностистыка между блоком 65 и устройствомконтроля. При этом из блока 65 повторно выводится комбинация, при которойбыла обнаружена ошибка, Повторнаякомбинация поступает только на сумматор 21, где происходит сравнениеее с записанной ранее в регистре 20комбинацией, Ошибки, выявленные сумматором 21, фиксируются счетчиком 40.Таймер 15 совместно с триггером 22обнаруживает подряд идущие сигналыошибок, число которых подсчитываетсчетчик 33. По результатам анализа ошибок уточняетсячисло зафиксированныхне обнаруженныхв блоке 65 ошибок.1 ил.Изобретение относится к техникепередачи данных и может испольэоваться для обнаружения ошибок на выходетракта передачи данных,Цель изобретения - повышение достоверности при одновременном повышении быстродействия.На чертеже представлена структурная электрическая схема предложенного устройства.Устройство для контроля трактапередачи данных содержит первый декодер 1, датчик 2 контрольного текста(ДКТ), распределитель 3, первый элемент ИЛИ 4, первый элемент И 5,второй элемент ИЛИ 6, второй элемент,И 7, первый сумматор 8, первый элемент 9 задержки, третий 10 и четвертый 11 элементы ИЛИ, первый триггер12, третий элемент И 13, второйэлемент 14 задержки, первый таймер15, четвертый элемент И 16, первыйэлемент НЕ 17, пятый элемент ИЛИ 18,пятый элемент И 19, регистр 20, второй сумматор 21, второй триггер 22,шестой 23, седьмой 24 и восьмой 25элементы И, шестой элемент ИЛИ 26,третий элемент 27 задержки девятыйэлемент И 28, седьмой элемент ИЛИ 29третий 30 и четвертый 31 триггеры,восьмой элемент ИЛИ 32, первый счетчик 33, второй декодер 34, десятыйэлемент И 35 девятый элементИЛИ 36, одиннадцатый 37 и двенадцатый 38 элементы И, третий декодер 39, второй счетчик 40, десятый элемент ИЛИ 41, реверсивный счетчик 42,четвертый декодер 43, второй таймер44, пятый триггер 45, второй элементНЕ 46, тринадцатый элемент И 47,шестой триггер 48, четырнадцатый 49и пятнадцатый 50 элементы И, одиннадцатый элемент ИЛИ 51, делитель52 частоты, двенадцатый элементИЛИ 53, чегвертый элемент 54 задержки, седьмой триггер 55, пятый элемент 56 задержки, шестнадцатый элемент И 57, восьмой триггер 58, сем"надцатый элемент И 59, тринадцатый60 и четырнадцатый 61 элементы ИЛИ,третий счетчик 62, пятый декодер 63,шестой элемент 64 задержки и блок65 передачи данных,20Устройство работает следующимобразом.Исходное состояние устройства,осуществляемое под влиянием внешнего сигнала "Установка исходного состояния (УМС), предусматривает ус 1,тановку (через элемент ИЛИ 6 и эле 1мент 9 задержки) триггера 12 в единичное состояние (единичный потенциал на единичном выходе), триггера22 (через элемент ИЛИ 18) - в нулевое состояние (нулевой потенциална единичном выходе), триггера 45 -в нулевое состояние (через элементИЛИ 36), триггера 55 - в нулевоесостояние (через элемент ИЛИ 51),(через элемент ИЛИ 60).Блок 65, приняв из тракта передачи данных (ПД) комбинацию испытательного текста формирует сигнал "На 115личие информации , под влиянием которого производятся исходные установки ДКТ 2, распределителя 3, триггеров 30, 31 и 48, счетчика 33 (черезэлемент ИЛИ 32), счетчика 40, реверсивного счетчика 42 (через элементИЛИ 41) и счетчика 62, Через элементИЛИ 4, элемент 27 задержки и элемент И 28 образуется сигнал "Готовность", поступающий в блок 65. По 15сигналу "Готовность" блок 65 формирует на одном из своих выходов сигнал 11 Пуск ДКТ 11, который через открытий элемент И 25 поступает на ДКТ 2,С выхода ДКТ 2 на первое плечо сумматора 8 поступает первая кодоваякомбинация, На другое его плечо поступает аналогичная комбинация изблока 65 (через элемент ИЛИ 26), Если в результате сравнения комбинаций 25ошибки не обнаружены, то из первогосумматора 8 выходит сигнал "Продолжение цикла, который, воздействуячерез элемент ИЛИ 4, элемент 27 задержки и элемент И 28, формирует 30. очередной сигнал "Готовность", покоторому осуществляется сравнениеследующей комбинации,Каждая новая комбинация, выходящая из блока 65, через элемент И 19записывается в регистр 20, выходкоторого соединен с первым плечомсумматора 21, на другое плечо которого поступает та же комбинация непосредственно с выхода блока 65, Дообнаружения ошибок выходной сигналсумматора 21 не используется,Если в очередном цикле контроляпервый сумматор 8 обнаруживает несравнение, на его выходе возникаетсигнал ошибки, который поступает навходы элементов И 5 и 24. Сигналошибки с выхода элемента И 5 устанавливает триггер 12 в нулевое состояние, характеризующееся нулевым потенциалом на единичном выходе исоответственно единичным потенциаломна нулевом выходе. В результате запираются для прохождения сигналов элементы И 19 и 7 и открываются элемен 55ты И 13 и 23, Кроме того, сигналомошибки с выхода элемента И 5 черезэлемент ИЛИ 10 и элемент 14 задержкив единичное состояние устанавливает 67 4ся триггер 22, а через элемент ИЛИ 11осуществляется сброс (установка исходного состояния) таймера 15Сигнал ошибки с выхода элементаИ 5 через элемент ИЛИ 29 увеличиваетна единицу содержимое счетчика 33и реверсивного счетчика 42,Состояние первого счетчика 33 после,поступления первого входного х.пульса отмечает декодер 34, .а ло: -вом вь 1 ходе которогс возникает сиг 1:.ал"Повторение". Блок 65 с получен. ",этого сигнала (через элемент И 3,обеспечивает повторный вывод комб."нации, при проверке которой была обнаружена ошибка,Повторно вышедшая комбинация поступает только на второе плечо второго сумматора 21, В регистре 20 остается ранее записанная комбинация,так как элемент И 19, через которыйвход регистра 20 соединен с выходомблока 65, после выхода сигнала ошибки запирается нулевым потенциалом сединичного выхода триггера 12, Послеповторного поступления комбинациисумматор 21 осуществляет сравнениепоследней с комбинацией, записаннойв регистре 20, Обнаруженное несравнение комбинаций отмечается сигналомошибки на выходе сумматора 21, Подвлиянием последнего на выходе элемента И 23 возникает сигнал, указывающй на сбой в стыке между блоком 65и устройством .контроля (не показано) .Этот сигнал через элемент ИЛИ 32 устанавливает в нулевое состояниесчетчик 33, записывается в счетчик40 и через элемент ИЛИ 61 осуществля"ет вычитание единицы в реверсивномсчетчике 42. В процессе проверкивсего контрольного текста могутиметь место повторные сбои стыка,фиксируемые счетчиком 40.Когда в процессе контроля счет-:ик40 отсчитывает Б сигналов, на выходедекодера 39 возникает сигнал "Стыкнеустойчив",Сигналом с выхода элемента И 23через второй элемент ИЛИ 6 триггер12 возврашается в исходное состоя;1 ие,Триггер 12 функционирует в тот отрезок контрольного цикла, когда происходит индентификация ошибок стыка.Таким образом, если при повторномвыводе из блока 65 кодовой комбинации сумматор 21 обнаруживает ошибку,она относится к сбою стыка между блоком 65 и устройством контроля и фик 5 13сируется счетчиком 40 (а в счетчике33 и реверсивном счетчике 42 стирается),Если при повторной проверке сумматор 21 ошибки не обнаруживает, торанее зафиксированная сумматором 8ошибка может быть либо не обнаруженной в блоке 65 ошибкой, либо ошибкой, возникшей под влиянием нарушения синфазности в поступлении комбинаций на входы первого сумматора 8,либо ошибкой под влиянием устойчивого отказа в стыке между блоком 65и устройством контроля.В этом случае на выходе первогоэлемента НЕ 17 возникает инвертированный (единичный) сигнал, которыйчерез элемент И 13, элемент ИЛИ 6 иэлемент 9 задержки возвращает триггер 12 в исходное (единичное) состояние. В результате запираются дляпрохождения сигналов элементы И 13,23 и 35, но при этом счетчик 33 иреверсивный счетчик 42 хранят отсчетодной не обнаруженной в блоке 65ошибки.Сигнал с выхода третьего элемента И 13 через элемент ИЛИ 4, элемент27 задержки и элемент И 28 вновьформирует сигнал Готовность", покоторому аналогично описанному на. сумматор 8 поступают очередные комбинации от ДКТ 2 и из блока 65 ивновь продолжается поочередное сравнение комбинаций, Если при этом ошибок не обнаруживается, то таймер 15,запущенный сигналом ошибки с.выходапервого сумматора 8, через интервалвремени, превышающий момент возможно.го выхода следующего сигнала ошибки,если бы она возникла, воздействуячерез пятый элемент ИЛИ 18, возвращает второй триггер 22 в исходноесостояние.Кроме этого, выходной сигнал таймера 15 через восьмой элемент ИЛИ 32осуществляет сброс первого счетчи,ка 33.Таймер 15 вместе с триггером 22обнаруживает подряд идущие сигналыошибок, число которых считает счетчик 33, при нарушении синфазностипоступления комбинаций на первыйсумматор 8 и при устойчивом. отказе.Если в процессе дальнейшего покомбинационного контроля сумматор 8вновь обнаруживает ошибку, то повторно включается механизм проверкиисправности стыка между блоком 65 и17667 5 10 15 20 25 30 35 40 45 50 55 устройством контроля, При этом сигналом с выхода элемента И 5 в нулевое состояние устанавливается триггер 12, запирая элемент И 19 и открывая элементы И 13, 26 и 35, Кроме того, сигнал ошибки с выхода первогоэлемента И 5 вновь записывает единицу в счетчик 33, в результате чегона первом выходе декодера 34 вновьвозникает сигнал, образующий на выходе элемента И 35 сигнал "Повторение". В сумматоре 21 выполняется операция сравнения комбинации из регист"ра 20 и комбинации повторно поступившей из,блока 65. В случае несравнения осуществляется фиксация ошибкистыка в счетчике 40 и вычитание единицы в реверсивном счетчике 42, Вслучае отсутствия ошибки стыка обнаруженная первым сумматором 8 ошибкасначала квалифицируется как не обнаруженная в блоке 65 ошибка и запоминается реверсивным счетчиком 42, Если рассмотренная ошибка - одиночная,то таймер 15 сбрасывает в исходноесостояние второй триггер 22. В процессе сравнения комбинаций с выхода блока 65 и выхода ДКТ 2 устройство для контроля тракта отдельно фиксирует либо ошибки стыка между блоком 65 и собственно устройством контроля, либо ошибки, не обнаруженные в блоке 65, При этом производится анализ,не являются ли обнаруженные ошибки результатом нарушения синфазности или устойчивого отказа.По результатам этого анализа уточняется число зафиксированных не обнаруженных в блоке 65 ошибок.В известном устройстве ошибки стыка обнаруживаются с помощью сумматора по модулю три. Но так как указанный сумматор обнаруживает только одиночные ошибки, то имеют место случаи, когда ошибки стыка между блоком 65 и устройством контроля, не обнаруженные сумматором по модулю три, зачисляют в разряд не обнаруженных в АПД ошибок, т.е. основная функция устройства контроля по выяв- . лению не обнаруженных в АПД ошибок в прототипе выполняется с низкой достоверностью.В предложенном устройстве ошибки стыка выявляются при поэлементном сравнении комбинаций (ранее принятой с ошибкой и повторенной), т,е, полностью исключается ложное зачисле7 13176 ние, ошибок стыка в разряд ошибок, не обнаруженных в блоке 65, что и определяет высокую достоверность выявления не обнаруженных в блоке 65 ошибок.5Если число ошибок стыка, зафиксированное вторым счетчиком 40, превышает наперед заданное число Б, на выходе декодера 39 возникает сигнал "Стык-неустойчив". 10 Время появления выходного сигналатаймера 15 от момента его запускапревьппает время поступления подрядидущего второго сигнала ошибки, поэтому при возникновении подряд идущих ошибок переброс триггера 22 непроисходит, что обеспечивает прохождение второго сигнала ошибки черезэлемент И 24 и далее через элементИЛИ 29 на запись в счетчик 33 и ре-версивный счетчик 42.Кроме того, сигнал с выхода элемента И 24 через элемент ИЛИ 11 осуществляет сброс таймера 15, а черезэлемент ИЛИ 10 и элемент 14 задержки - повторный его запуск, что обеспечивает фиксацию третьего подрядидущего сигнала ошибки и т,д,Если имеет место нарушение синфазности при сравнении комбинаций,то на первый счетчик 33 поступает серия подряд идущих сигналов ошибки.Когда число их достигает К, на выходе декодера 34 возникает сигнал, коЗа состоянием реверсивного счетчика 42 следит декодер 43, которыйпри достижении Ь ошибок формируетсигнал "Предупреждение", а при возникновении К ошибок - сигнал "Аварийное состояние". Эти сйгналы являютсяисходными при формировании устройством одноименных внешних управляющихсигналов с помощью триггеров 30 и 2048, а также элементов И 38, 47 и 49.Сигнал "предупреждение" с первоговыхода декодера 43 устанавливаеттриггер 30 в нулевое состояние, характеризующееся единичным потенциа-. 25лом на нулевом выходе, Благодаряэтому по второму входу открываетсяэлемент И 47 и закрьвается (за счетнулевого потенциала на единичном выходе третьего триггера 30) элемент 30И 38. Когда число ошибок, зафиксированное реверсивным счетчиком 42К,на втором выходе четвертого декодера43 возникает сигнал "Аварийное состояние", под воздействием котороготриггер 48 устанавливается в единичное состояние, открывая единичнымпотенциалом с единичного выхода элемент И 49 и запирая нулевым потенциалом с нулевого выхода элемент 40И 47,Формирование одного из трех сигналов, характеризующихрезультат контроля "Норма", "Предупреждение" илиАварийное состояние 11 происходит по 45окончании вьвода контрольного текстаиз ДКТ 2, В этот момент на выходепервого декодера 1 возникает сигнал"Конец текста" (КТ), который одновременно поступает на соответствующие входы элементов И 38, 47 и 49.В зависимости от состояния триггеров30 или 48 возникает либо сигнал "Норма" на выходе элемента И 38, либосигнал "Предупреждение" - на.выходеэлемента И 47, либо сигнал "Аварийноесостояние" - на выходе элемента И 49.Триггер 22 совместно с сопряженными с ним элементами обнаруживает 67 8подряд идущие сигналы ошибок. Этонеобходимо для того, чтобы выявить нарушение синфазности между комбинациями, поступающими из блока 65, иопорными комбинациями с выхода датчика 2,и установить возникновениев системе устойчивого отказа,Если устройство обнаружит К подряд идущих сигналов ошибки, то онодолжно выполнить операцию по установлению синфазности поступления комбинаций на сравнение следующим образом.Первый возникший сигнал ошибкис выхода сумматора 8 через элементИ 5, элемент ИЛИ 10 и элемент 14 задержки устанавливает в единичноесостояние триггер 22, открывающийпо первому входу элемент И 24 и запирающий по третьему входу элементИ 5, Поэтому запись первого сигналаошибки в реверсивный счетчик 42 осуществляется с выхода элемента И 5через элемент ИЛИ 29, а идущий подряд второй сигнал ошибки 42 поступает в реверсивный счетчик через элемент И 24 и элемент ИЛИ 29.Первый возникший сигнал ошибки свыхода элемента И 5 через элементИПИ 11 осуществляет сброс таймера15, который под воздействием тогоже сигнала ошибки, но задержанногоэлементом 14 задержки, вновь запуска"ется, 9 13торый устанавливает триггер 45 вединичное состояние. При этом единичным потенциалом с его единичноговыхода открываются по одному из входов элементы И 37, 50 и 16, а нулевым потенциалом с нулевого выходазапираются элементы И 28, 25, 24, 7и 5.Через открывшийся элемент И 37к ДКТ 2 из блока 65 поступает последовательность тактовых импульсовс частотой следования, на два-три по"рядка превышающей частоту следованиятактовых импульсов, которые блок 65выдает при выполнении операций сравнения комбинаций.Высокочастотная тактовая последовательность с выхода элемента И 37поступает также на делитель 52 часто"ты, который производит деление частоты следования в таком же соотношении, в каком соотносятся между собойчастоты повторения выходящих из блока 65 при выполнении операции сравнения тактовых импульсов и сигналовПуск ДКТВыходные импульсы делителя 52частоты при установлении синфазностивыполняют ту же функцию, что и сигналы "Пуск ДКТ" при основном функционировании устройства (операциясравнения комбинаций),Закрытый под влиянием триггера45 элемент И 28 прерывает выход сигнала "Готовност", закрытый элементИ 25 отключает сигнал "Пуск ДКТ",закрытый седьмой элемент И 24 прерывает выход сигналов ошибок на счетчик 33 и реверсивный счетчик 42,закрытый элемент И 7 отключает подачу тактовых импульсов с рабочей частотой следования, закрытый элементИ 5 прерывает поступление сигналовошибки в счетчик 33 и реверсивныйсчетчик 42. В результате происходиттакая перестройка схемы, что навторой вход сумматора 8 на все время установления синфазности черезоткрытый элемент И 16 подается комбинация, при сравнении с которойбыл выработан К-й сигнал ошибки,На первый вход сумматора 8 наочень большой скорости последовательно поступают комбинации от датчика2 составляющие контрольный текст,Если в системе не произошел устойчивый отказ, то на некотором циклесравнения возникает совпадение ком 17667 10бинации от датчика 2 с комбинацией,выставленной с выхода регистра 20.В этот момент сигнал ошибки навыходе сумматора 8 отсутствует и,следовательно, на выходе элементаНЕ 46 возникает единичный сигнал(ОШ), который на выходе открытогопятнадцатого элемента И 50 образуетсигнал "Синфазность".10 При отсутствии отказа появлениесигнала "Синфаэность" указывает нато, что при переходе вновь в режимсравнения комбинаций очередная комбинация из блока 65, следующая15 за комбинацией, при сравнении с которой был выработан К-й сигналошибки, совпадает с очередной комбинацией из ДКТ 2,Основное функционирование уст 20 ройства (сравнение комбинаций) продолжается после перестройки схемыпод воздействием сигнала "Синфазность", При этом указанный сигнал свыхода пятнадцатого элемента И 5025 через восьмой элемент ИЛИ 32 осуществляет сброс первого счетчика 33,производит сброс таймера 44, а также после задержки элементом 54 задержки через элемент ИЛИ 36 возвраща 30 ет в исходное состояние триггер 45,благодаря чему закрываются элементыИ 37, 50, 16 и открываются элементыИ 28, 25, 24, 7 и 5, Кроме того,для восстановления рабочего состоя 35 ния устройства в реверсивном счетчике 42 должны быть стерты К импуль-.сов, которые были в нем записаны вовремя выполнения операции по установлению синфазности, Это выполняет 40 ся на очень большой скорости с использованием той же высокочастотнойпоследовательности, которая обеспечивает установление синфазности,При этом счетчик 62, управляемый45 триггером 58, отсчитывает К импульсов, которые поступают на вычитающийвход реверсивного счетчика 42.Задержанный элементом 54 задержкисигнал "Синфазность с выхода Ф (за 250 держкаМ ) устанавливает триггер 58 в единичное состояние, благо- .даря чему открывается по первомувходу элемент И 59. Это обеспечивает поступление на счетчик 62 и через 55 элемент ИЛИ 61 на вычитающий вход реверсивного счетчика 42 серии высокочастотных тактовых импульсов,Когда количество поступивших высоко13176 11частотных импульсов достигает К,на выходе декодера 63 возникает сигнал, который через элемент 64 задерж,ки и элемент ИЛИ 60 возвращает триггер 58 в исходное (нулевое) состояние. При этом закрывается семнадцатый элемент И 59 и прекращаетсяпоступление импульсов на вычитающий вход реверсивного счетчика 42.Таким образом, в реверсивном Юсчетчике 42 остаются зафиксированными только ранее записанные ошибки,не обнаруженные в блоке 65, а сигналы ошибок, возникшие вследствиенарушения синфазности, стираются.15Задержанный сигнал "Синфазность"с выхода 7 через элемент ИЛИ 4,элемент 27 задержки, элемент И 28формирует сигнал "Готовность", покоторому вновь возобновляется сравнение комбинаций.После завершения проверки контрольного текста по сигналу КТ в устройстве формируется оценка результата выполненной операции сравнения - 25"Норма", "Предупреядение" или "Аварийное состояние",Появление К ошибок, зафиксированных в счетчике 33 и реверсивном счетчике 42, может быть вызвано не на Орушением синфазности в системе, аустойчивым отказом в блоке 65 или вустройстве контроля,В этом случае сигнал "Синфазность"либо вообще не формируется, либовозникает ложный сигнал,Поэтому в устройстве предусмотренсоответствующий контроль. Сигналом с.выхода К декодера 34 запускается таймер 44. Выходной сигнал таймера 44 4 Оможет появиться через интервал времени, превьппающий максимальное расчетное время выполнения операции поустановлению синфазности, поэтомус появлением сигнала синфазности 45таймер 44 сбрасывается в "О", Еслисигнал синфазности в заданное времяне поступает, таймер 44 формируетсигнал ".Отказ", .который через элементИЛИ 53 поступает на выход устройства, 5 ОВозникновение ложного сигнала"Синфазность" обнаруживается следующим образом.Задержанным в элементе 54 задержки сигналом Синфазность (с выхода .) в единичное состояние устанавлиСгвается седьмой триггер 55, единичныйпотенциал с единичного выхода которого открывает по первому входу эле 67 12мент И 57, На второй вход последнего подаются сигналы с выхода элемента ИЛИ 29. Единичное состояние триггера 55 длится в течение интервалавремени, задаваемого элементом 56задержки, выходной сигнал которого через элемент ИЛИ 51 возвращаеттриггер 55 в исходное состояние.Поэтому, если после возобновленияоперации сравнения. в первом ее цикле на выходе элемента ИЛИ 29 возникает сигнал ошибки, что характернодля случая формирования ложного сигнала Синфазность , то этот сигналпроходит через элемент И 57, образуяна выходе элемента ИЛИ 53 сигнал",Отказ". По сигналу "Отказ" работадолжна быть прекращена с помощьютриггера 31, который в начале работыустанавливается в единичное состояние сигналом "Наличие информации"из блока 65, благодаря чему открытыпо соответствующим входам элементыИ 28, 5 и 24,По сигналу Отказ четвертый триггер 31 возвращается в нулевое состояние, элементы И 28, 5 и 24 запираются, и функционирование устройствапрекращается до устранения отказа.При этом по сигналу Отказ осуществляется также сброс в "О" счетчика33 и реверсивного счетчика 42, атакже установка триггера 45 в нулевое состояние (через девятый элементИЛИ 36) и триггера 58 также в "О"через элемент ИЛИ 60,Формула из обретения Устройство для контроля тракта передачи данных, содержащее последовательно соединенные распределитель и датчик контрольного текста, первый счетчик, последовательно соединенные первый сумматор, первый вход которого соединен с выходом датчика контрольного текста и первый элемент И, блок передачи данных, первый элемент ИЛИ, первый вход которого соединен с первым выходом блока передачи данных и вторым входом дат- чика контрольного текста, первый вход распределителя соединен с первым выходом блока передачи данных,. о т л и ч а ю щ е е с я тем, что, с целью повьппения достоверности при одновременном новьппении быстродействия, внего введены первый декодер, последовательно соединенные1." 13 второй элемент ИЛИ, первый элемент заДеРжки и пеРВый. ТРиггеРр втоРой вход которого соединен с выхопом первого элемента И, последовательно соединенные третий элемент ИЗТИр первый вход которого соединен с Вьгходои первого элема:.та Ир второй элемент задержки и второй триггер, последовательно соединенньк" четвертый элемент ИЛИ, первьгй вход которого соединен с выходом первого элемента И, первый таймер, второй Вход которого соединен с выходом Второго элемента задержки н пятый элемент ИЛИ, выход которого подкгвочен к второму входу второго триггера, выход четвертого элемента ИЛИ подклн 1 чен к второму входу третьего .:,лемента ИЛИ, второй элемент И, вьгход и первый вход которого соединены состве г ственно с вторым Входои распределителя и вторыи выходом блока передачи данных, последовательно соединенные регистр, второй сумматор первый элемент НЕ и третий элемент И, Второй Вход и Выход которого соединены соответственно с выходом первого триггера и объединенными первым ивторыи Входаи. соответственно Второго и пеРвага эле.,ентов:.:Л 1 р ггоследо" ватепьно соедин .нные четвертьрй элеиент Ир первый вход которого сое- динен с выходом регистра. ". шестой элем( нт БПИр Вьжад и 3 1 Орои ВхОд КОТОРОГО Соединены СООТВЕТСТВЕННО с вторыи входом первого сумматора, второй выход которого подключен к третьему входу первого элемента ЗП 1 р и вторым входом второго сумматора и третьим выходом блока передачи данных, пятый элемент И, вь 1 ход и первый вход которого саед"иены соответ-" ственно с входом регистра и Вторьм входом шестого элемента ИП 4 р а Второй Вход соединен с первым выходом первого триггера и вторым входом второго элемента И, третий Вход которого соЕдинен с вторым входом первого элемента И, шестой элемент И, первый вход и выход которого со: динены соответственна с Выходом второго сумматора и вторим входом второго элемента ИЛИ и четвертым входом первого элемента И 11 Ир а вта: рой вход шестого элемента И соединен с выходом первого триггера и вторым входаи третьего элемента Ир последовательно соединенные седьмой элемент И, первый вход которого соацп.176 б 7 14нен с первым выходом Второго триггера, второй выход которого подк,гпочен к третьему входу первого элемента И, и седьмой элемент ИЖр второй вход и выход которого соединены соответственно с Выходом первого элемента И, четвертый вход ко 1 с рого соединен с вторым входом седьмого элемента И и с первым входои первого счетчика восьмой элемент И,перВый ВХОД и ВыхаД которого соединены соответственно с четвертым Выходам блока передачи данных и третыпг входом датчика контрольного текста, последовательно соединенные третий элеиент задержки, Вход которого соединен с выходом первого элемента ИЛИр и девятый эле-. мент И, выход которого подключен к г;-:рвому входу блока передачи данных, Восьмой элемент ИЛИр ггервый, второй и третий Входы и вьгход которого соединсны соотВетственно с Выходом шестого элемента Ир первым вьгходои блока пеРеДачи Данньгхр выхоДОМ пЯ- того элемента ИЛИ и Вторьж Входои первого счетчика, последователЬносоединенные второй декодер, вход которого соединен с выходом первого счетчика, и десятый элемент И, второй вход и Выход которого соединены соответственно с вторым выходом первого триггера и вторым входом блока передачи данных, последовательно сое диненные второй счетчик, первый и второй входы которого соединены соог= ветственно с первым Выходом блокапередачи данных и выходом шестогоэлемента И, и третий декодер, РеверСИВНЫИ ;ЧЕТЧИКр ПОСЛЕДОВЯТЕрГЬНО соединенные четвертый декодер, вход которого соединен с Выходом реверсивного счетчика, и третий триггер, второй вход которого соединен с первым выходом блока передачи данныхр четвертый триггер, первый Вход и выход которого соединены соответственно с первым Выходом блока передачи данных и вторьгми входами девятого и седьмого элеменгов И последовательно саеднненныв четвертый элемент задержки, девятый элемент ИЛИ, пятьгй триггерр второй вход которогосоединен а вторьгм Выходом Второго де:,о:грар оп.рннад.-атьгй элемент И. Второй Вход котоого ".0 е;,ипен с пятьгм выхоДОМ блока пеРедачгг,",а.:ньс, р В делитель частоты, Вьгхад которогоподключен к четвертому входу датчика кон тральн,.ГО текстапя" ьгй Бхад15 13 которого соединен с выходом одиннадцатого элемента И, двенадцатый элемент И, первый, второй и третий входы которого соединены соответственно с выходом первого декодера, вход которого соединен с выходом датчика контрольного текста, первым выходом третьего триггера.и выходом четвертого триггера, последовательно соединенные шестой триггер, первый и второй входы которого соединены соответственно с вторым выходом четвертого декодера и первым выходом блока передачи данных и тринадцатый элемент И, второй, третий и четвертый входы которого соединены соответственно с вторым выходом третьего триггера, выходом четвертого триггера и выходом первого декодера, десятый элемент ИЛИ, первый вход и выход которого соединены соответственно с первым выходом блока передачи данных и первым входом реверсивнОго счетчика, четырнадцатый элемент И, первый, второй и третий входы которого соединены соответственно с вторым выходом шестого триггера, выходом четвертого триггера и выходом первого декодера, последовательно соединенные второй элемент НЕ, вход которого соединен с первым выходом первого сумматора, пятнадцатый элемент И, второй вход которого соединен с выходом пятого триггера, и второй таймер, второй вход которого соединен с вторым выходом второго декодера, выход пятнадцатого элемента И подключен к входу четвертого элемента задержки, второй выход которого подключен к пятому входу первого элемента ИЛИ, первый выход пятого триггера подключен к второму входу четвертого элемента И, выход пятнадцатого элемента И подключен к четвертому входу восьмого элемента ИЛИ, пятый элемент задержки, вход которого соединен с вторым выходом четвертого элемента задержки, последовательно соединенные одиннадцатый элемент ИЛИ, первый вход которого соединен с выходом пятого элемента задержки, седьмой триггер, второй вход которого соединен с вторым выходом четвертого элемента задержки, 17667 16 1 О 15 20 25 ЗО 35 40 45 50 55 шестнадцатый элемент И, второйвход которого соединен с выходомседьмого элемента ИЛИ, двенадцатыйэлемент ИЛИ, второй вход которогосоединен с выходом второго таймера,тринадцатый элемент ИЛИ, восьмойтриггер, второй вход которого соединен с вторым выходом четвертого элемента задержки, семнадцатый элементИ, второй вход которого соединен спятым выходом блока передачи данных,третий счетчик, второй вход которого соединен с первым выходом блокапередачи данных, пятый декодер и шес.той элемент задержки, выход которога подключен к второму входу тринадцатого элемента ИЛИ, четырнадцатыйэлемент ИЛИ, первый вход и выходкоторого соединены соответственно свыходом семнадцатого элемента И ивторым входом реверсивного счетчика,а второй вход четырнадцатого элемента ИЛИ соедюен с выходом шестогоэлемента И, выход двенадцатого элемента ИЛИ подключен к второму входудевятого элемента ИЛИ, второму входу десятого элемента ИЛИ, пятомувходу восьмого элемента ИЛИ и второму входу четвертого триггера, второй выход пятого триггера подключенк третьему входу девятого элементаИ, второму входу восьмого элементаИ, третьему входу седьмого элемента И ивторому входу первого элемента И, четвертый вход и выход седьмого элемента И соединены соответственно с первым выходом первого сумматора и шестым входом первого элемента ИЛИ ивторым входом четвертого элементаИЛИ, третий вход тринадцатого элемента ИЛИ соединен с вторым входомодиннадцатого элемента ИЛИ, третьимвходом девятого элемента ИЛИ, вторымвходом пятого элемента ИЛИ и третьимвходом второго элемента ИЛИ, третийвход реверсивного счетчика соединенс выходом седьмого элемента ИЛИ, выходы двенадцатого элемента И, тринадцатого элемента И, третьего декодера, четырнадцатого элемента И идвенадцатого элемента ИЛИ являютсясоответственно первым, вторым,третьим, четвертым и пятым выходамиустройства, входом которого являетсятретий вход тринадцатого элемента ИЛИ.