Устройство для контроля экспоненциальных процессов

.Баранов идетельство СС 5 В 23/02 ф 198 етельство СССР 05 В.23/02, 19 54) УСТРОЙСТВО ДЛЯ К ЕНЦИАЛЪНЫХ ПРОЦЕССОВ 57) Изобретение отно РОЛЯ ЭКСП сится к вычис -измерительной те ои и контроль и может быть испоенциал различ наприм ий. Цел техник ьзованоных переых техноло я эксп для ко ходных гическ блоках процессов х объекта электрост р энергоь изобреСР 3 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Институт электроАН УССР и Институт првания в энергетике АН(56) Авторское св11 898390, кл. С 0Авторское свидУ 1056134, кл. О 801310781 А 1 тения состоит в повышении быстродеиствия контроля установившихся значений экспоненциальных процессов, Устройство для контроля экспоненциальных процессов содержит пороговыеэлементы 1-3, преобразователь аналог - длительность импульса 4, генераторы одиночных импульсов 5-7, триггеры 8-10, регистры сдвига 11 и 12,сумматоры-вычитатели 13 и 14, делитель частоты 15, счетчик 16, группуэлементов индикации 17, элементыИ 18-25, элементы ИЛИ 26-30, элементзадержки 31, элементы индикации 3234 и блок синхронизации 35. Устройство повышает быстродействие контроля установившегося значения экспоненциального процесса за счет прогнозирования этого значения, а такжеопределяет, переходит ли это значение допустимый уровень 1 з.п.ф-лы;3 ил.Изобретение относится к вычислительной и контрольно-измерительной технике и может быть использовано для контроля экспоненциальных пере-ходных процессов в различных технологических объектах, например энергоблоках электростанций.Цель изобретения - повышениебыстродействия контроля установивших" ся значений экспоненциальных процессовНа фиг.1 изображена структурная схема устройства для контроля экспоненциальных процессов; на фиг,2 - структурная схема блока синхрониза 15 ции; на фиг.З - временная диаграмма контролируемого экспоненциального процесса.Устройство для контроля экспоненциальных процессов (фиг,1) содержит пороговые элементы 1-3, преобразователь 4 аналог - длительность импульса, генераторы 5-7 одиночных импульсов, триггеры 8-10, регистры 25 11 и 12 сдвига, сумматоры-вычитатели 13 и 14, делитель 15 частоты, счетчик 16, группу элементов 17 индикации, элементы И 18-25, элементы ИЛИ 26-30, элемент 31 задержки, эле менты 32-34 индикации, блок 35 синхронизации, .входы 36-38 опорных напряжений и информационный вход 39,Блок 35 синхронизации (фиг.2) . содержит генератор 40 импульсов, делитель 41 частоты, элемент 42 задержки, элемент НЕ 43 и 44, ключи 45 и 46, выходы 47-52, которые являются соответственно первым - шестым выходами блока 35 синхронизации. 40Устройство для контроля экспоненциальных процессов работает следующим образом.В исходном состоянии ключом 46 блока 35 синхронизации подключают 45 выход элемента НЕ 44, на котором действует сигнал "1", к установочным входам делителя 15 частоты и счетчика 16, к управляющим входам регистров 11 и 12 сдвига и через элементы 5 О ИЛИ 28 и 29 - к входам сброса триггеров 8 - 10.Под действием сигнала "1" триггеры 8-10, регистры 11 и 12 сдвига, делитель 15 частоты и счетчик 16 устанавливаются в исходное нулевое состояние. Регистры 11 и 12 сдвига устанавливаются в нулевое состояние под действием тактовых импульсов генератора 40 импульсов блока 35 синхронизации, так как на их устаноп вочных входах действует сигнал 0 В исходном состоянии на выходе ключа 45 блока 35 синхронизации действует сигнал 0, который, поступая на тактовые входы генераторов 5-7 одиночных импульсов, блокирует их работу,Генератор 40 импульсов блока 35 синхронизации формирует последовательность тактовых импульсов частотыиз которых делитель 41 частоты формирует последовательность импульсов частоты Г,1 п, где и - количество разрядов регистров 11 и 12 сдвига.Из выходной последовательности делителя 41 частоты элемент 42 задержки на такт блока 35 синхронизации формирует последовательность импульсов частоты 1/и, синхронизирующих моменты считывания младшего (первого) разряда двоичного кода из регистров 11 и 12 сдвига.Последовательность импульсов навыходе делителя 41 частоты синхронизирует моменты считывания старшего (и-го) разряда двоичного кодаиз регистраторов 11 и 12 сдвига,Элемент НЕ 43 блока 35 синхронизацииформирует инверсную последовательность импульсов выхода делителя 41частоты.В режиме контроля переходного процесса, описыва.емого экспоненцнальнойфункцией, входы 36 - 38 устройстваподключают к выходам источниковопорных напряжений с уровнями опорных напряжений соответственно О 1,О и О, причем 0ОО с О иО - О = О - О (фиг.З). ЗначенияО, О и О находят в допустимойобласти изменения контролируемогопроцесса О(с),Ключом 45 блока 35 синхронизацииподключают выход делителя 41 частотыблока 35 синхронизации к тактовымвходам генераторов 5-7 одиночныхимпульсов, На выходе ключа 46 действует сигнал "0".На информационный вход 39 устройства подается аналоговый сигнал О(с)контролируемого переходного процесса,изменяющегося по экспоненциальномузакону О = О (1-е 2 ), где О - неизвестное установившееся значениеэкспоненциального переходного процесса (фиг.З); с " показатель экспо8 4 3 13107 ненциальной функции, величина которого неизвестна во время контроля; с время от начала переходного процесса,Устройство решает задачу контроля, не дожицаясь окончания переходного процесса, определяет, переходит ли значение установившегося процесса 1; допустимый уровень;В исходном состоянии на выходе пороговых элементов 1-3 действуют 10 нулевые сигналы. Как только входное напряжение, действующее на информационном входе 39 устройства, достигнет уровня опорного напряжения 11, на выходе порогового элемента 1 фор мируется единичный сигнал, запускающий генератор 5 одиночных импульсов, Одиночный импульс, формируемый генератором 5 одиночных импульсов иэ последовательности импульсов выхода 20 делителя 41 частоты блока 35 синхронизации, устанавливает триггер 8 в единичное состояние и через элемент ИЛИ 27 запускает преобразователь 4 аналог - длительность импульса, Еди ничный сигнал прямого выхода триггера 8 приводит к срабатыванию элемента 32 индикации, снимает блокировку элемента И 18 и спустя время задержки элементов 31, равное длительности 30 тактового импульса, снимает блокировку элемента И 22, через который на вход делйтеля 15 частоты начинает поступать последовательность импульсов выхода делителя 41 частоты блока 35 синхронизации. На выходе преобразователя 4 аналог - длительность импульса формируется импульс, длительность которогопропорциональна аналоговому сигналу,действующему на информационном входе 39 устройства.Последовательность импульсоввыхода элемента 42 задержки блока35 синхронизации поступает черезэлемент И 18 на первый вход сумматора-вычитателя 14 и через элементыИ 21 и ИЛИ 26 на первый вход блока13,50Единичныи сигнал прямого выходатриггера 8 через элементы И 24 и ИЛИ30 поступает на управляющие входысумматоров-вычитателей 13 и 14, устанавливая сумматор-вычитатель 13 врежим суммирования, а сумматор-вычитатель 14 - в режим вычитания.На первом входе сумматора-вычитателя 13 действует через элементы И 18, 21 и ИЛИ 26 последовательностьимпульсов блока 35 синхронизации,количество которых пропорциональнодлительности выходного импульса преобразователя 4 аналог - длительность импульса. С помощью сумматора-вычитателя 13. работающего в режиме суммирования,в регистре 11 сдвига формируется двоичный код, значение которогоравно количеству импульсов, действующих на выходе элемента И 21, управляемого выходным импульсом преобра-:зователя 4 аналог - длительностьимпульса.Первый импульс последовательности,действующей на первом входе сумматора-вычитателя 13, формирует на егопервом выходе импульс, который поддействием тактовых импульсов генератора 40 импульсов блока 35 синхронизации записывается в регистр 11сдвига и спустя и тактов считывается на второй вход сумматора-вычита-,теля 13 в момент времени, когда наего первом входе действует второйимпульс последовательности, На первом выходе сумматора-вычитателя 13формируется последовательный двоичный код 00010, который, начинаяс младшего разряда, записывается врегистр 11 сдвига и через и тактоввновь сдвигается па второй входсумматора-вычитателя 13, Если на первый вход сумматора-вычитателя 13поступила пачка из К импульсов, тоспустя К и тактов в регистре 11 сдвига формируется двоичный код, значение которого равно К,Одновременно с этим с помощью сумматора-вычитателя 14, работающего в режиме вычитания, в регистре 2 сдвига формируется дополнительный двоичный код величины 2 - К. Первый импульс последовательности, действующей на выходе элемента И 18, вычитается сумматором-вычитателем 14 их начального нулевого кода регистра 12 сдвига, сдвигаемого под действием тактовых импульсов генератора 40 импульсов блока 35 синхронизации. На выходе сумматора-вычитателя 14 формируется за и тактов дополнительный двоичный код 11111 величины и2 - 1который под действием тактовых импульсов генератора 40 импульсов блока 35 синхронизации записывается, начиная с младшего разряда, в5 131регистр 12 сдвига и спустя и тактоввновь сдвигается на второй входсумматора-вычитателя 14Инверсная последовательность импульсов делителя 41 частоты блока35 синхронизации, действующая на выходе элемента НЕ 43, в и тактах блокирует элемент И 24, нулевой сигналкоторого через элемент ИЛИ 30 блокирует в сумматоре-вычитателе 14 сигнал займа из и-го разряда,В дальнейшем устройство работаетаналогично до окончания импульса навыходе преобразователя 4 аналогдлительность импульса, Нулевой сигнал на выходе преобразователя 4 аналог - длительность импульса блокирует элемент И 21, и на первом входесумматора-вычитателя 13 устанавливается нулевой сигнал.Двоичный код, пропорциональныйаналоговому сигналу, действовавшемуна информационном входе 39 устройства, запоминается динамическим способом путем циркуляции под действием тактовых импульсов генератора40 импульсов блока 35 синхронизациис выхода регистра 11 сдвига черезсумматор-.вычитатель 13 на информационный вход регистра 11 сдвига,В это время в регистре 12 сдвигапродолжает формироваться дополнительный двоичный код величины 2где 1 - количество импульсов, действующих на выходе элемента И 18, равное номеру цикла вычислений, еслиодин цикл занимает и тактов,В дальнейшем устройство работаетаналогично до момента появленияимпульса на выходе делителя 15 частоты, коэффициент деления которого выбирается так, чтобы период следования выходных импульсов делителя 15частоты был больше длительности выходного импульса преобразователя 4аналог - длительность импульса длямаксимально возможного уровня напряжения на информационном входе39 устройства. 0781 6 5 10 15 20 25 ЗО 35 40 45 50 55 Поэтому импульс на выходе делителя 15 частоты формируется после окончания действия импульса на выходе преобразователя 4 аналог - длительность импульса, Выходной импульс делителя 15 частоты вновь запускает преобразователь 4 аналог - длительность импульса, который формирует импульс длительностью, пропорциональной текущему значению напряжения на информационном входе 39 устройства,На выходе элемента И 21 формируется пачка импульсов, количество которых пропорционально длительности импульса преобразователя 4 аналог длительность импульса, Пачка импульсов с выхода элемента И 21 через элемент ИЛИ 26 поступает на первый вход сумматора - вычитателя 13, на второй вход которого под действием тактовых импульсов генератора 40 импульсов блока 35 синхронизации сдвигается с выхода регистра 11 сдвига последова.тельный двоичный код, значение которого пропорционально уровню напряжения на информационном входе 39, действовавшему во время первого цикла опроса преобразователя 4 аналог - длительность импульса.По каждому импульсу пачки сумматор-вычитатель 13 за время п тактов увеличивает двоичный код регистра 11 сдвига на единицу младшего разряда и последовательный двоичный код результата записывается в регистр 11 сдвига, Таким образом, в регистре 11 сдвига накапливается двоичный код, значение которого пропорционально интегралу от аналогового сигнала возрастающей экспоненциальной функции, действующего на информационном входе 39 устройства с момента срабатывания порогового элемента 1.В регистре 12 сдвига накапливается в дополнительном коде величина, пропорциональная времени с момента срабатывания порогового элемента 1.В дальнейшем устройство работает аналогично до тех пор, пока не сработает пороговый элемент 2 при достижении напряжения на информационном входе 39 устройства уровня опорного напряжения ь. В этом случае на выходе порогового элемента 2.формируется единичный сигнал, запускающий генератор 6 одиночных импульсов, выходной импульс которого устанавливает триггер 9 в единичное состояние. Триггер 9 в единичном состоянии блокирует элемент И 24 сигналом инверсного выхода и приводит к срабатыванию от сигнала прямого выхода элемент И 19 и элемент 33 индикации. Единичный сигнал выхода элементаИ 19 переключает сумматор-вычитатель1310781 5 10 15 г 0 25 35 40 45 50 55 713 в режим вычитания, а сумматорвычитатель 4 - в режим суммирования,К моменту срабатывания пороговогоэлемента 2 в регистре 11 сдвига сформирован двоичный код, пропорциональный интегралу от входного напряжения,действчошего на информационном входедействующего на информационном входе 39устройства на интервале времени С 2-С,где й и Т - моменты временй сраба 1 2тывания соответственно пороговыхэлементов 1 и 2,В регистре 12 сдвига сформировандополнительный код 2" - 5, где 5количество циклов вычислений на интервале времени С - с, Величинапропорциональна интервалу временис 2 - с = Я и/Г, где и - количестворазрядов регистров 11 и 12 сдвига;Г - частота тактовых импульсов генератора 40 импульсов блока 35 синхронизации.После срабатывания пороговогоэлемента 2 сумматор-вычитатель 13производит вычитание из двоичногокода регистра 11 сдвига пачек импульсов, формируемых на выходе элементаИ 21 под действием выходных импульсов преобразователя 4 аналог-длительность импульса, который опрашиваетсячерез элемент ИЛИ 27 последовательностью импульсов делителя 15 частоты.По каждому импульсу, действующему на первом входе, сумматор-вычитатель 13 уменьшает за время и тактовдвоичный код, сдвигаемый с выходарегистра 11 сдвига, на единицу младшего разряда и результат вычитаниявновь записывается в регистр 11 сдвига под действием тактовых импульсовгенератора 40 импульсов блока 35синхронизации.В это время по каждому импульсу,действующему на выходе элемента И18, сумматор-вычитатель 14 увеличивает за время п тактов дополнительный двоичный код, сдвигаемый с выхода регистра 12 сдвига, на единицумладшего разряда и результат суммирования вновь сдвигается в регистр12 сдвига под действием тактовыхимпульсов генератора 40 импульсовблока 35 синхронизации,.Инверсная последовательность импульсов делителя 41 частоты блока35 синхронизации, действующая навыходе элемента НЕ 43, в и-тактахблокирует .элемент И 19, нулевой сиг 8нал которого блокируется в сумматоре-вычитателе 13, сигнал займа из и-го разряда, а в сумматоре-вычитателе 14 - сигнал переноса из и-го разряда.В дальнейшем устройство работает аналогично до тех пор, пока уровень входного уровня опорного напряжения О . В этом случае срабатывает пороговый элемент 3, выходной сигнал которого запускает генератор 7 одиночных импульсовОдиночный импульс генератора 7 одиночных импульсов устанавливает триггер 10 в единичное состояние и через элемент ИЛИ 28 устанавливает в "0" триггеры 8 и 9.К моменту срабатывания порогового элемента 3 в регистре 11 сдвига сформируется дополнительный код разности интегралов от возрастающей экспоненциальной функции на интервалах времени С - С 2 и с 2 - С, где й- момент времени срабатывания порогового элемента 3, Разность интегралов в регистре 11 сдвига формируется в дополнительном коде, так.как при уровнях опорных напряжений О - О 2 = О 2 - О, интеграл от возрастающей экспоненциальной функции на интервале Т - й 2 всегда больше интеграла на интервале Е 2 - С (фиг,3). В регистре 12 сдвига к моменту времени С формируется двоичный код, пропорциональный разности интервалов времени (1- С ) - (2 - 1)=2- (Я 2 - 5, ) и/Г, где 5 2 - количество циклов вычислений на интервале времени С - С 2. Двоичный код в регистре 12 сдвига к моменту времени положителен, так как при уровнях опорных напряжений О - О 2 = О 2 - О, для возрастающей экспоненциальной функции всегда ( С 3 С 2 ) 7 ( 1 2 Е 1 ) Триггеры 8 и 9 после установки их в нулевое состояние блокируют соответственно элементы И 24 и 19. Нулевой сигнал прямого выхода триггера 8 через элемент 31 задержки блокирует элемент И 22, прекращая поступление импульсов на входе делителя 15 частоты. Элемент И 18 также переходит в режим блокировки под действием нулевого сигнала прямого выхода триггера 8, Нулевой сигнал выхода элемента И 18 блокирует элемент И 21, 9 13Единичный сигнал прямого выхода триггера 10 приводит к срабатыванию элемента 34 индикации, снимает блокировку элементов И 23 и 25, через элемент ИЛИ 30 переключает сумматорвычитатель 13 в режим суммирования. Сумматор-вычитатель 14 прекращает вычисления при нулевых сигналах,поступающих на его первый вход свыхода элемента И 18. Поэтому двоичный код регистра 12 сдвига, сформированный к моменту времени йзапоминается динамическим способом путемциркуляции под действием тактовыхимпульсов генератора 40 импульсовблока 35 синхронизации двоичногокода с выхода регистра 12 сдвига черезсумматор-вычитатель 14 на информационный вход регистра 12 сдвига. Двоичныйкод,сдвигаемый с выхода регистра 12сдвига, поступает с выхода сумматоравычитателя 14 через элементыИ 23 и ИЛИ26 на первый вход сумматора-вычитателя13,на второй вход которого с выходарегистра 11 сдвига сдвигается дополлительный код разности интеграловна интервалах времени т. - с и1; - й, Сумматор-вычитатель 13 завремя и тактов выполняет суммирование последовательных двоичных кодов,и результат записывается, начиная смладших разрядов, в регистр 11 сдвигапод действием тактовых импульсовгенератора 40 импульсов блока 35синхронизации, В это время состояниесчетчика 16 изменяется на единицу,так как на его информационный входза время п тактов поступает черезэлемент И 25 один импульс последовательности, действующей на выходеэлемента 42 задержки блока 35 синхронизации,В дальнейшем устройство работаетаналогично до тех пор, пока на втором выходе сумматора-вычитателя 13не появится сигнал переноса из и"горазряда, который откроет элемент И20. Импульс последовательности выхода делителя 41 частоты блока 35синхронизации через элементы И 20и ИЛИ 29 устанавливает триггер 10в нулевое состояние, при которомблокируют элементы И 23 и 25.Блокировка элемента И 25 прекращает процесс счета в десятичномсчетчике 16, в котором устанавливается число, пропорциональное величинеОщ установившегося значения возрас 10781 1 О тающего экспоненциального процесса, хотя переходный процесс еще не завершился (фиг,3).С помощью группы элементов 17 ин-. дикации еще до завершения переходного процесса на информационном входе 39 устройства человеку-оператору для контроля предъявляется прогнозируемая величина О установившегося значения экспоненциального процесса.Предлагаемое устройство позволяет контролировать прогнозируемое установившееся значение параметров различных технологических объектов 5 Ю 15 Формула изобретения 1, Устройство для контрбля экспоненциальных процессов, содержащее преобразователь аналог - длительность импульса, первый регистр сдвига, первый сумматор-вычитатель первый и второй триггеры, первый и второй элементы ИЛИ, первый второй, третий и четвертый элементы И, группу элементов индикации и блок синхронизации, второй выход которого соединен с входом синхронизации первого регистра сдвига, прямые выходы первого и второго триггеров соединены соответственно с первыми входами первого и второго элементов И, вторые входы 45 50 55 во время переходного экспоненциального процесса в допустимой области изменения, не дожидаясь его окончанияс достижением аварийных значений, г 01Емкость счетчика 16 выбираетсяравной предельно допустимой величине 0 установившегося значения параметров 0(1) объекта (электрического, 25 теплового и т,д,) который в эксплуатационных режимах изменяется поэкспоненциальному закону, напримервследствие наброса нагрузки или воздействия возмущения.В случае опасности достижения впроцессе окончания переходного процесса установившегося значенияпараметра объекта равного либо превышающего предельно допустимое значениесчетчик 16 переполняется. Для индикации переполнения счетчика 16 одиниз элементов 17 может быть выполненв виде индикатора, обеспечивающегоподачу сигнала тревоги или автомати ческого включения системы обеспечения безопасности объекта.3078 которых соединены соответственно с третьим и четвертым выходами блока синхронизации, первый и второй выходы сумматора-вычитателя соединены соответственно с информационным вхо 5 дом первого регистра сдвига и с первым входом третьего элемента И, первый информационный вход сумматоравычитателя соединен с выходом первого элемента ИЛИ, информационный вход 1 О преобразователя аналог - длительность импульса является информационным входом устройства, о т л и ч а и - щ е е с я тем, что, с целью повышения быстродействия контроля уста новившихся значений экспоненциальных процессов устройства, в него введены первый, второй и третий генераторы одиночных импульсов, второй регистр сдвига, второй сумматор-вычитатель, 20 делитель частоты, счетчик, третий триггер, третий, четвертый и пятый элементы ИЛИ, пятый, шестой, седьмой и восьмой элементы И, элемент задержки, первый, второй и третий 25 элементы индикации, первый, второй и третий пороговые элементы, входы которых соединены с информационным входом устройства, а выходы первого, второго и третьего порого вых элементов соединены соответствднно с управляющими входами первого, второго и третьего генераторов одиночных импульсов, тактовые входы которых соединены с первым 35 выходом блока синхронизации, а выходы первого, второго и третьего генераторов одиночных импульсов соединены с входами установки соответственно первого, второго и третьего 4 О триггеров, прямые выходы которых соединены соответственно с входами первого, второго и третьего элементов индикации, вход третьего элемента индикации соединен с втоРым вхо дом пятого элемента ИЛИ, с первым входом шестого элемента И и с первым входом восьмого элемента И, второй вход которого соединен с третьим выходом блока синхронизации, пятый 50 выход которого соединен с вторым входом пятого элемента И и вторым входом третьего элемента И, выходом подключенного к второму входу четвертого элемента ИЛИ, пеРвый вход 55 которого соединен с вторым входом третьего элемента ИЛИ, с входами установки счетчика, делителя часто 2ты, с управляющими входами первогои второго регистров сдвига и с шестым выходом блока синхронизации,четвертый выход которого подключен ктретьему входу седьмого элемента И,первый вход которого подключен кпрямому выходу первого триггера ичерез элемент задержки к первомувходу пятого элемента И, выходомподключенного к входу делителя частоты, выход которого подключен квторому входу второго элемента ИЛИ,выход которого соединен с входомпреобразователя аналог - длительность импульса, выходом подключенного к первому входу четвертого элемента И, выход которого соединен спервым входом первого элемента ИЛИ,второй вход которого подключен к авыходу шестого элемента И, второйвход которого соединен с выходомвторого сумматора-вычитателя и синформационным входом второго регистра сдвига, вход синхронизациикоторого соединен с входом синхронизации первого регистра сдвига,выходом подключенного к второмуинформационному входу первого сумматора-вычитателя, первый управляющий вход которого соединен с выходом второго элемента И и с первымуправляющим входом второго сумматоравычитателя, второй управляющий входкоторого соединен с одноименнымвходом первого сумматора-вычитателяи с выходом пятого элемента ИЛИ, первый вход которого подключен к выходу седьмого элемента И, второйвход которого подключен к инверсномувыходу второго триггера, вход сбросакоторого соединен с выходом третьегоэлемента ИЛИ и с входом сброса первого триггера, вход установки которого соединен с первым входом второгоэлемента ИЛИ, причем выход четвертого элемента ИЛИ соединен с входомсброса третьего триггера, вход установки которого подключен к первомувходу третьего элемента ИЛИ, выходвосьмого элемента Исоединен с информационным входом счетчика, выходы разрядов которого соединены свходами группы элементов индикации,выход первого элемента И соединенс вторым входом четвертого элементаИ и с первым информационным входомвторого сумматора-вычитателя, второйинформационный вход которого соеди13 13 нен с выходом второго регистра сдвига.2. Устройство по п,1, о т л и - ч а ю щ е е с я тем, что блок синх- ронизации содержит генератор импульсов, делитель частоты, элемент задержки, первый и второй элементы НЕ, первый и второй ключи, причем выход генератора импульсов соединен с входом делителя частоты и является .", вторым выходом блока синхронизации, выход делителя частоты соединен с 10781 14входами первого ключа, элемента задержки и первого элемента НЕ и является пятым выходом блока синхронизации,вход второго элемента НЕ соединен сшиной нулевого потенциала, а выход -с входом второго ключа, выход кото-,го является шестым выходом блокасинхронизации, выходы первого ключа,элемента задержки и первого злемен О та НЕ являются соответственно первымтретьим и четвертым выходами блокасинхронизации;131081 Составитель Е.Власо Техред Л.Сердюкова Корректор Г.Решетник Редактор Е,Копча аказ 1889 43 Тираж 864 ПодписиВНИИПИ Государственного комитета С по делам изобретений и открыт035, Москва, Ж, Раушская наб ииз д.4/ роизводственно-полиграфическое предприятие, г.ужгород, ул,Проектная,4