Устройство для распределения заданий

СОЮЗ СОВЕТСНИХсоцИАлистиесних аи 1257647 СПУБЛИН ЕННЫЙ НОМИТЕТ. СССР ОБРЕТЕНИЙ И ОТНРЫТИ 4 04 6 ОСУДАРС ПО ДЕЛА ПИСАНИЕ ИЗОБРЕТЕНИЯ(21) .3731441/24-24 сорных вычислительнйх системах. Цель (22) 13,04.84 изобретения - повьппение достовернос- (46) 15,09.86. Бюл. У 34 ти выполнения пакета заданий за счет (72) А. К. Ганитулин и В, Г. Курапин учета состояний процессоров, опреде- (53) 681.325(088,8) ленных по результатам выполнения пре (56) Авторское свидетельство СССР дыдущих заданий, Устройство содержит Ф 957211, кл, С 06 Р 9/46, 1982. блок управления, элементы ИЛИ, г пАвторское свидетельство СССР пы элементов И, группы элемент В 903876, клС 06 Р 9/00, 1982. ИЛИ, регистры, группу элементо (54) УСТРОЙСТВО ДЛЯ РАСПРЕДЕЛЕНИЯ блок счетчиков, два регистра с ЗАДАНИЙ В устройстве можно использовать ес- (57) Изобретение относится к облас- тественную избыточность в многопроти вычислительной техники и может цессорных вычислительных системах и, быть использовано в устройствах для тем самым, повышать достоверность распределения заданий в многопроцес- выполнения пакета заданий. 2 ил1257647 В исходном состоянии регистры 4,5:, 7, 9, 10 и 13, блок 19 счетчиковобнулены подачей единичного сигналана вход 25 начальной установки устройства, этим же сигналом через элемент ИЛИ 54 обнуляются счетчики 3739 и 42, регистры 40 и 41, триггер45. Триггеры 46 - 48 обнуляются приналичии нулевой информации в регистрах 4, 5 и 7. Код свободных процессоров заносится в регистр 10 по сигналам окончания счета по входам 27,поступающим на первые входы элементов И группы 16, к вторым входам которых подключены выходы группы элементов НЕ 17, на которых находитсяединичный сигнал, поскольку сигналы совпадения результатов выполнения задания на входах 28 отсутствуют,Изобретение относится к вычислительной технике, в частности к устройствам распределения заданий в вычислительной системе.Цель изобретения - повышение достоверности выполнения пакета заданий за счет учета состояний процессоров, определенных по результатам выполнения предыдущих заданий.На фиг, 1 приведена структурная О схема устройства; на фиг, 2 - структурная схема блока управления.Устройство содержит блок 1 управления, элементы ИЛИ 2 и 3, регистр 4, регистр 5 сдвига, элемент ИЛИ 6, ре гистр 7 сдвига, элемент ИЛИ 8, регистры 9 и 10, первую, вторую и третью группы элементов И 11, первую, вторую и третью группы элементов ИЛИ 12, регистр 13, группу 4 элемен тов ИЛИ, группу элементов И 15, группу элементов И 16, группу элементов НЕ 17, группу элементов И 8, блок 19 счетчиков, группу элементов И 20, выход 21 отказа устройства, группы информационных входов 22 и 23 устройства, группу информационных выходов 24 устройства, установочный вход 25 устройства, группу информационных выходов 26 устройства, группы информа ционных входов 27 и 28 устройства, группу информационных выходов 29 устройства, группу сигнальных выходов 30 устройства. 35Блокуправления (фиг, 2) содержит группы элементов И 31 - 33, элементы ИЛИ 34 - 36, счетчики 37 - 39, регистры 40 и 4 счетчик 42 с цепями сдвига, схемы сравнения не больше 43, з , группу схем сравнения на равенство 44, триггеры 45-48, генератор 49,д, группы элементов 50-52 задержки, элемент 53 задержки, элемент ИЛИ 54, элементы И 55-60, груп пу элементов И 61, группу элементов 62 задержки, элемент 63 задержки, элементы ИЛИ 64-67, элемент 66 задержки, элементы И 68, генератор 69 импульсов, элемент ИЛИ 70, элементы НЕ 71 элемент И 72, элемент 73 задержки вход 74, выходы 75- 77, вход 78, группу входов 79, вход 80, группу входов 81, вход 82, выходы 83-85, группу входов 86 и выход 87. Устройство работает следующимобразом. По входам 22 код номера задания поступает на входы элемента ИПИ 2, на выходе которого формируется сигнал, управляющий запуском генератора 49 импульсов, Одновременно по входам 23 код необходимого для выполнения задания числа процессоров поступает на вторые входы элементов И 31 и на единичные входы резистров 5 и 7, Код количества свободных процессоров с регистров 9 и О поступает на вторые входы элементов И 32, а код количества процессоров, занятых дублированием - с регистра 13 на вторые входы элементов И 33. Импульс с выхода генератора 49 задержанный на элементах 50 задержки, разрешает последовательное прохождение единиц кода необходимого числа процессоров через элементы И 31. Каждая единица с выхода соответствующего элемента И 31 поступает через элемент ИЛИ 34 на вход счетчика 37 и на вход счетчика 42 с цепями сдвига. В результате опроса импульсом с выхода генератора 494 всех элементов И 31 в счетчике 37 формируется двоичный код необходимого числа процессоров, в регистре 40 - принятый однопозиционный код необходимого числа процессоров, представляющий собой совокупность единиц, последовательно расположенных в младших разрядах регистра 40, а э счетчике 42 с цепями сдвига - двоичный код уд"оенного необходимого числа процессоров, Удвоение количества необходимого числа процессоров получается в ре 1257647зультате сдвига содержимого счетчика 42 на один разряд влево по импуль су, поступающему с последнего элемента 50 задержки на сдвигающий входсчетчика 42. Импульс. с выхода первого генератора 49 импульсов, задержанный на элементах 51 задержки, также разрешает последовательное прохождение единиц кода количества свободных процессоров через элементы .И 32. 10Каждая единица с выхода соответствующего элемента И 32 поступает черезэлемент ИЛИ 35 на вход счетчика 38 ина вход, управляющий сдвигом регистра 41, производя сдвиг вправо.содержимого регистра, что обеспечиваетосвобождение старшего разряда дляприема очередной единицы кода количества свободных процессоров черезэлемент 73 задержки, Кроме того, каждая единица проходит через элементИЛИ 36 на вход счетчика 39. В результате этого в счетчиках 38 и 39 формируется двоичный код количества свободных процессоров, а в регистре 254 - однопозиционный код, представляющий собой совокупность единиц, количество которых равно количествусвободных процессоров.Импульс с выхода последнего элемента 51 задержки, задержанный на..элементах 52 задержки, разрешает последовательное прохождение единиц кода количества процессоров, занятыхдублированием, через элементы И 33.Каждая единица с выхода соответствующего элемента И 33 поступает черезэлемент ИЛИ 36 на вход счетчика 39,формируя тем самым двоичный код суммы количества свободных процессоров 40и .количества процессоров, занятыхдублированием,Сигнал с выхода последнего элемента 52 задержки задерживается на элементе 53 задержки, Время задержки 45 выбирается таким, чтобы импульс с выхода элемента 53 задержки переключал триггер 45 в единичное состояние только г 1 осле того, когда на счетчиках 37-39, регистрах 40 и 41 и счет чике 42 с цепями сдвига закончится процесс формирования кодов.Двоичный код необходимого числа процессоров, полученный на счетчике 37, поступает на первый вход первой 55 схемы 43сравнения на больше и на первый вход третьей схемы 43 сравЭнения на больше. Двоичный код удвоенного необходимого числа процессоров, полученный на счетчике 42, с цепями сдвига, поступает на первый вход второй схемы 43 сравнения на больше, Двоичный код количества сво- бодных процессоров, полученный на счетчике 38, поступает на вторые входы второй 43, и третьей 43 з схем сравнения.на больше, а двоичный кодсуммы количества свободных процессоров и количества процессоров, занятых дублированием, полученный на счетчике 39 - на второй вход первой схемы 43 сравнения на больше,Если количество процессоров, необходимых для выполнения задания, больше суммы количеств свободных процессоров и процессоров, занятых дублированием, то на выходе первой схемы 43 1 сравнения на больше формируется единичный сигнал, который поступает на первый вход элемента И 55, на второй вход которого поступает единичный сигнал с триггера 45. В результате на выходе элемента И 55 появляется единичный потенциал, ко- торый поступает на выход 21 в качестве сигнала отказа от выполнения задания. Кроме того, этим сигналом через элемент ИЛИ 54 производится обнуление счетчиков 37-39 и 42, регистров 40 и 41, и триггер 45 переключается в нулевое состояние, При этом на выходе элемента И 56 формируется нулевой сигнал, который блоки. рует выходы второй 432 и третьейф 434 схем сравнения на больше.Если количество необходимых про-цессоров меньше или равно количеству свободных, то на выходе элемента И 56 появляется единичный потенциал, который разрешает прохождение сигнала с выхода второй схемы 432, сравне" ния через элементы И 5 и 58. Если удвоенное количество процессоров, не" обходимых для выполнения задания, меньше или по крайней мере равно количеству свободных процессоров, то на выходе второй схемы 43 сравнения, на больше единичный сигнал не появляется. Следовательно, нулевой сигнал с выхода элемента И 57 .блокирует выход третьей схемы 43 э сравнения, а на выходе элемента И 58 .с появлением единичного потенциала с триггера 45 формируется единичный сигнал, который через элемент ИЛИ 54 обнуляет счетчики 37-39 и 42, регистры 405 1257647 и 41 и переключает н нулевое состоя- ни ние триггер 45. Кроме того, этотст сигнал поступает на вход, управляющий приемом в регистры 5 и 7, обес- о печивая прием кода необходимого чис п ла процессоров н регистры 5 и 7. рьВ случае. совпадения единиц в раз- н рядах регистра 5 и регистров 9 и 10 ч соответствующие группы элементов н И 11 разрешают прохождение кода номе- О н ра задания, поступающего по входам п 22, на вход соответствующих процес- ра соров для выполнения, При появлении кода номера задания на выходах групп элементов И 11, появляются сигналы 5 на выходах соответствующих элеменз тов ИЛИ 2, которые обнуляют соответствующие триггеры регистра 5 ис регистров 9 и 1 О и переключают в Р единичное состояние соответствующие 20 и триггеры регистра 13.И Одйовременно с этим, в случае совпадения единиц в разрядах регист ра 7 и регистров 9.и 1 О, соответствующие группы элементов И 11 разрешают прохождение кода номера задания на вход соответствующих процессоров для дублированного выполнения. К этому времени синал с выхода элемента И 58, проходя через элемент ИЛИ 70, устанавливает в единичное состояние триггер 47. Если количество разрядов регистров 5 и 7, оставшихся в единичном состоянии, отлично от ну ля, то на выходе элемента ИЛИ формируется единичный сигнал, который через элемент НЕ 71 проходит на нулевой триггера 47 не меняя его состояния. Потенциал с единичного выхода триггера 47 разрешает прохождениеимпульсов, формируемых генератором 69 импульсон, через соответствующий элемент И 68 на входы, управляющие сдвигом регистров 5 и 7, где проис ходит сдвиг кода необходимого числа процессорон: в регистре 7 " н сторону нозрастания номеров процессорон, а в регистре 5 - в сторону убывания этих номеров. При совпадении единиц в соответствующих разрядах регистров 5 и 7 и регистров 9 и 10 происходит выдача кода номера задания через группу элементов И 11 на входы .:т- соответствующих процессоров для выполнения и дублирования, обнуление соответствующих триггеров регистров 5 и. 7, регистров 9 и 1 О и переключее в единичное состояние соответвующих триггеров регистра 13,Если все триггера регистров 5,и 7 бнулены, то на выходе элемента ИЛИ оявляется нулевой потенциал, .котой через элемент НЕ 71 поступает а нулевой вход триггера 47, переклю. ая его в нулевое состояние. На едиичном выходе триггера формируется улевой сигнал, который запрещает похождение импульсон с выхода гене- тора 69 импульсов через элемент И 68.Если удвоенное количество процес- оров, необходимых для выполнения адания, больше количества свободных процессоров, то на выходе второй хемы 43 сравнения на больше формиуется единичный сигнал. Этот сигнал оступает на второй вход элемента57, на первый вход которого поступает единичный потенциал с выхода элемента И 56, а на третий вход - единичный сигнал с триггера 45. В результате на выходе элемента И 57 появляется единичный потенциал, который разрушает прохождение сигнала с выхода третьей схемы 43 З сравнения на больше через элементы И 59 и 60. Если количество свободных процессоров больше или по крайней мере равно количеству процессоров, необходимых для выполнения задания, то на выходе третьей схемы 43 сравнения на больше единичный сигнал не появляется, Следовательно, на выходе элемента И 59 будет нулевой сигнал, а на выходе элемента И 60 с приходом единичного потенциала с триггера 45 по" является единичный сигнал, который через элементы ИЛИ 64 и 54 обнуляет счетчики 37-39 и 42, регистры 40 и 41 и переключает н нулевое состояние триггер 45. Кроме того, этот сигнал через элементы ИЛИ 64 и.3 поступает на вход, управляющий приемом в регистр 7, обеспечивая прием кода необходимого числа процессоров и этот регистр.В случае совпадения единиц в разрядах регистра 7 и регистров 9 и 1 О соответствующие группы элементов И 11 разрешают прохождение кода номера задания, поступающего по входам 22, на входы соотетстующих процессоров для вьполнения.К этому времени сигнал с выхода элемента И 60, проходя через элемент ИЛИ 70, устанвалинлет в единичное647 8 ющне разряды однопозиционного кода количества процессоров, необходимыхдля выполнения задания, находящегося в регистре 40, Если на входй одноразрядной схемы сравнения на равенство поданы одинаковые сигналы(оба нули или оба единицы), то на вы. лы, то на выходе формируется единичный потенциал, Таким образом, навыходах однораэрядных схем 44 срав"нения на равенство образуется однопозиционный код, представляющий собой совокупность единиц, количествокоторых равно разности между количеством процессоров, необходимых длявыполнения задачи, и количеством свободных процессоров,Импульс с выхода второго генератодержки 62, разрешает последовательноепрохождение единиц кода разностичерез элементы И 61. Каждая единицас выхода соответствующего элемента для приема очередной единицы кодаразности через элемент 66 задержки,Сигнал с выхода последнего элемен-та 62 задержки задерживается на элементе 63 задержки (время задержкивыбирается таким, чтобы импульс с вы. В случае совпадения единиц в разрядах регистров 4 и 13 при появлении единичного потенциала с триггера 46 соответствующие группы элементов И 11 разрешают прохождение кода но" мера задания, поступающего по шинам номера задания, на вход соответствующих процессоров для их освобождения от дублирования. При появлении кода номера задания на выходах групп элементов И 11 появляются сигналы на входах соответствующих элементов ИЛИ 12, которые обнуляют соответОдновременно однопозиционный кодколичества свободных процессоров,7 1257состояние триггер 47. Если количест" находящийся в регистре 41, поступаетва триггеров регистра 7, оставшихся на первые входы одноразрядных схемв единичном состоянии, отлично от 44 сравнения на равенство, на вторыенуля, иа выходе элемента ИЗИ 1 б фор- входы которых поступают соответствумируется единичный сигнал, которыйчерез элемент НЕ 71 проходит на нулевой вход триггера 47, не меняяего состояния. Потенциал с единичного выхода триггера 47 разрешает прохождение импульсов, Формируемых генератором 69 импульсов, на вход, управляющий сдвигом, регистра 7, где ходе схемы появляется нулевой потенпроисходит сдвиг кода необходимого циал, если на входе - разные сигначисла процессоров в сторону возрастания номеров процессоров. При совпадении единиц в соответствующихразрядах регистра 7 и регистров 9 и10 нроисходит выдача кода номера задания через группу элементов И 11на входы соответствующих процессоров 20и обнуление соответствующих разрядоврегистра 7 и регистров 9 и 10.Если все разряды регистра 7 обнулеиы, то на выходе элемента ИЛИ 6появляется нулевой потенциал, кото ра 49, задержанный .на элементах зарый через второй инвертор 71 поступает на нулевой вход триггера 47,переключая его в нулевое состояние,На единичном выходе триггера формируется нулевой сигнал, который запреИ 61 поступает через элементыИЛИ 65.щает прохождение импульсов с выхода и 67 на вкод, управляющий сдвигом,генератора 69 импульсов через эле- регистра 4, производя сдвиг вправо,мент И 68, содержимого регистра, что обеспечиЕсли количество процессоров, не- вает освобождение старшего разрядаобходимых для выполнения задания,больше количества свободных процессоров, то на выходе третьей схемы 43сравнения на больше формируется еди"ничный сигнал. Этот сигнал поступаетна второй вход элемента И 59, напервый вход которого поступает еди- хода элемента 63 задержки переключалничный потенциал с выхода элемента триггеры 46 и 48 в единичное состояИ 57, а на третий вход - единичный ние только после того, когда на ре,сигнал с триггера 45. В результате гистре 4 закончится процесс формирона выходе элемента И 59 появляется 4 вання кода).единичный потенциал, который черезэлементы ИЛИ 64 и 3 поступает навход, управляющий приемом в регистр7, обеспечивая прием кода необходимого числа процессоров в этот регистр, а через элементы ИЛИ 64 и 54 .обнуляет счетчики 37-39 и 42, регистры 40 и 41 и переключает в нулевое .состояние триггер 45, Крометого, этот потенциал запускает второй угенератор 49 одиночных импульсов.9 12576ствующие триггеры регистров 3 и 4и переключают в единичное состояниесоответствующие триггеры регистров9 и 10.Если количество триггеров регистра 4, оставшихся в единичном состоя. нии, отлично от нуля, то на выходеэлемента ИЛИ 8 Формируется единичныйсигнал, который через элемент НЕ 71проходит на нулевой вход триггера 1 О47, не меняя его состояния. Потен. циал с единичного выхода триггера 46разрешает прохождение импульсов,Формируемых генератором 69 импульсов,через соответствующий элемент И 68и элемент ИЛИ 67 на вход, управляющийсдвигом регистра 4, где происходитсдвиг кода в сторону убывания номе-.ров процессоров. При совпадении единиц в соответствующих разрядах регистров 4 и 13 происходит выдача коданомера задания через группу элементов И 11 на входы соответствующихпроцессоров для их освобождения отдублированного выполнения заданий,обнуление соответствующих триггеров4 и 13 и переключение в единичноесостояние соответствующих триггероврегистров 9 и 10.Если .все триггеры регистра 4 обну Зблены, то на выходе элемента или 8появляется нулевой потенциал, которыйчерез элемент НЕ 7 поступает на нулевой вход триггера 46, переключаяего в нулевое состояние, На единичном выходе. триггера формируется нулевой сигнал, который запрещает прохождение импульсов с выхода генератора 69 импульсов через соответствующий элемент И 68. Одновременно с 4 Оэтим единичный сигнал с выхода элемента НЕ 714 проходит через элементИ 72, на второй вход которого подается единичный потенциал с выходатриггера 48, и элемент ИЛИ 70, устанавлавая триггер,47 в единичное состояние,В случае совпадения разрядов регистра 7 и регистров 9 и 10 группы . элементов И 11 разрешают прохожде ние кода номера задания на входы соответствующих процеасоров. При появлении кода номера задания на выходах групп элементов И 11 появляются сиг-.нйщ на выходах элементов ИЛИ 12, 55 которые обнуляют триггеры регистров 7, 9 и 10. Если количество триггеров регистра 7 оставшихся в еди 10ничном состоянии, отлично от нуля, на выходе элемента ИЛИ б формируется единичный сигнал, который через элеьент 71 проходит на нулевой вход триггера 47, не меняя его состояния, Потенциал с единичного выхода триггера 47 разрешает прохождение импульсов, Формируемых генератором 69 импульсов, на вход, управляющий сдвигом регистра 7, где происходит сдвиг кода необходимого числа процессоров в сторону возрастания номеров процессоров. При совпадении разрядов регистров 7, 9 и 1 О происходит выдача кода номера задания через группу элементов И 11 на входы процессоров и обнуление разрядов регистров 7,9 и 10, Еели все триггеры регистра7 обнулены то на выходе элементаИЛИ 6 появляемся нулевой потенциал,который через элемент НЕ 71 поступает на нулевой вход триггера 47, переключая его в нулевое состояние. На единичном выходе триггера Формируется сигнал, который запрещает прохождение импульсов с выхода генератора 69 импульсов через элемент И 68.По окончании выполнения задания с процессоров на входы 27 поступают сигналы окончания выполнения задания, которые подключены к первым входам элементов И 15 и 16, к вторым входам группы элементовИ 15 под-ключен сигнал совпадения результатов выполнения задания при совпаде.нии сигналов вэводятся соответствующие триггеры регистра 9, к вторымвходам группы элементов И 6 подключен .сигнал несовпадения результатоввыполнения задания, сформированный группой элементов НЕ 17. Таким об" разом, группа элементов И 16 управляет приемом в регистр 10 Крометого, сигнал несовпадения результатов вйполнения задания с процессо" ров, занятых дублированием, поступает на счетный вход соответствующего счетчика блока 19. Если количество несовпадений в счетчике становится больше или равно трем, то на выходе соответствующего элемента И 20 формируется сигнал блокировки, который обну,цяет соответствующий разряд регистра 10Формула изобретенияУстройство для распределения заданий, содержащее блок управления, 1257 б 47 12два регистра сдвига, четыре элемента ИЛИ, три группы элементов И, тригруппы элементов ИЛИ и три регистра,причем первая группа информационныхвходов устройства соединена с входами первого элемента ИЛИ и с первыми входами элементов И первой, второй и третьей групп, выходы которыхсоединены с входами элементов ИЛИодноименных групп и с одноименными 10группами информационных выходов устройства, .вторые входы элементов Ипервой группы соединены е выходамипервого регистра и с входами второго элемента ИЛИ, выход которого соединен с вторым входом блока управления, третьи входы элементов И первой группы соединены с первым выходом блока управления, первая группа входов которого соединена с второй группой информационных входовустройства, с информационными входами первого и второго регистров сдвига, выходы элементов ИЛИ первой группы соединены с информационными входами первого и второго регистров,вход сброса и тактовый вход первогорегистра соединены соответственно свторым и третьим выходами блокауправления, выходы второго регистра 30соединены с четвертыми входами элементов И первой группы и с второйгруппой входов блока управления,четвертый выход которого является выходом отказа устройства, третья 35группа входов блока управления соединена с группой выходоВ третьегорегистра, выходы элементов И второйи третьей групп соединены с входамиодноименных элементов ИЛИ второй и 40третьей групп, вторые входы элементов И второй группы соединены с группой выходов второго регистра сдвигаи с соответствующими входами третьего элемента ИЛИ, выход которого соединен с третьим входом блока управления, пятый и шестой выходы которогосоединены соответственно с первым ивторым входами четвертого элементаИЛИ, выход которого соединен с входом управления сдвигом первого.регистра сдвига, группа выходов которого соединена с вторыми входами элементов И третьей группы, третьи входы соответствующих элементов И второмуи третьей групп соединены с выходамитретьего регистра, первая группа информационных входов которого соединена с выходами элементов 11 Ш второйитретьей групп и с выходами второгорегистра, группы входов сброса первого и второго регистров сдвига соединены соответственно с выходами элементов ИЛИ третьей и второй групп,входы общего сброса первого и второго регистров сдвига соединены с седьмым выходом блока управления, шестойвыход которого соединен с входамиуправления сдвигом второго регистрасдвига, соответствующие входы третьего элемента ИЛИ соединены с выходамипервого регистра сдвига, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности выполнения паке-.та заданий за счет учета состоянийпроцессоров, определенных по результатам выполнения предыдущих заданий, в него введены четвертый регистр, четвертая, пятая, шестая,седьмая группы элементов И, группаэлементов НЕ, блок счетчиков, причем выходы второго регистра подключены к первым входам элементов Ичетвертой группы, вторые входы которых подключены к выходам элементовНЕ группы и к первым входам элементов И пятой группы, входы элементовНЕ группы подключены к третьей группе информационных входов устройстваи к первым входам элементов И шестойгруппы, вторые входы элементов Ипятой и шестой групп подключены кчетвертой группе информационныхвходов устройства, выходы элементовИ шестой группы подключены к группеинформационных входов четвертогорегистра, выходы элементов И пятойгруппы подключены к второй группеинформационных входов третьего регистра, выходы. элементов И четвертойгруппы подключены к счетным входамблока счетчиков, выходы блока счетчиков подключены к входам соответствующих элементов И седьмой группы,выходы элементов И седьмой группыподключены к обнуляющим входам соот"ветствующих разрядов .третьего реги-,стра и к группе сигнальных выходовустройства, установочные входы блока счетчиков и всех регистров устрой.ства, кроме первого регистра,и .четвертый вход блока управлениясоединены с установочным входом устройства, группа выходов четвертогорегистра соединена с третьей группойвходов блока управления и с третьи 13 12576 ми входами элементов И второй и третьей групп, входы сброса четверого регистра соединены с выходами первого элемента ИЛИ второй группы и пос.леднего элемента ИЛИ третьей группы, нулевые входы четвертого регистра соединены с выходами последних 47 14элементов И второй и третьей групп,входы элементов ИЛИ четвертой группысоединены с выходами элементовИЛИ второй группы, входы сбросавторого регистра соединены с выходами элементов ИЛИ четвертойгруппы,1257647 7 и оставитель М, Кудряшевехред Л.Сердюкова Корректор С. Чер едак тор еловск Подписи ого к ийауш/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Заказ 4958/ч 8 Тираж ВНИИПИ Государствен по делам изобрет 113035, Москва, Ж, митета СССоткрытийая наб., д