Устройство для сопряжения многопроцессорной вычислительной системы с внешними устройствами

(54) УСТРОЙСТПРОЦЕССОРНОЙС ВНЕШНИМИ УС(57) Изобретевычислительнопользовано длмацией между р ОПРЯЖЕНИЯ МНОГО ЕЛЬНОЙ СИСТЕМЫ ВО ДЛЯ С ВЬЛИСЛИТ ТРОф,Т ВАМИ ние отно й техники яорганиз азличным астиие ится к обл ,может быть ции обмена ивнешними ус ор- ойН АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(46) 30.06.86, Бюл. У 24 (71) Дагестанский политехнический ин ститут(%6) Авторское свидетельство СССР 9 651335, кл. С 06 Р 3/04, 1976.Авторское свидетельство СССР У 1160423,кл. С 06 Р 13/00, 1983. 801241245 А 2 ствами и процессорами, а также междупроцессорами многопроцессорной вычислительной системы. Целью изобретенияявляется повышение коэффициента использования оборудования и производительности многопроцессорной системы,Цель достигается тем, что в устройство, содержащее группу блоков согласования интерфейсов, группу блоковприоритета и матрицу коммутирующихэлементов, каждый из которых включает четыре мультиплексора, формирователь управляющих сигналов, регистрадреса, триггер запроса и триггерразрешения, в каждый коммутирующийэлемент введены пятый и шестой мультиплексоры, а формирователь управляющих сигналов коммутирующего элемента содержит узел приоритета, мультиплексор, регистр, узел постоянной памяти, триггер занятости и элементИЛИ. 7 ил.124 Изобретение относится к вычислительной технике и может быть использовано для организации обмена информацией между различными внешними устройствами и процессорами, а такжемежду процессорами многопроцессорнойвычислительной системы.Цель изобретения - повышение коэффициента использования, оборудования и производительности многопроцессорной системы.На Фиг.1 показана блок-схема уст,ройства; на Фиг.2 - Функциональнаясхема коммутирующего элемента; нафиг.3 - функциональная схема формирователя адреса передачи информации;на фиг.4 - фукнциональная схема узла приоритета; на Фиг.5 - Функциональная схема блока согласованияинтерфейсов; на фиг,б - функциональная схема блока приоритета группы;на фиг.7 - алгоритм функционированияустройства,. Устройство содержит блоки 1 согласования интерфейсов группы, матрицу коммутирующих элементов 2, процессоры 3, группу 4 блоков 5 приоритета, первые информационные входы6 и выходы 7 коммутирующих элементов2, вторые информационные выход 8 и ЗОвход 9 коммутирующих элементов 2,третьи информационные вход 10 и выход 11 коммутирующих элементов 2,шестые информационные выход 12 ивход 13 коммутирующих элементов 2,пятые информационнйе вход 14 и вхо,ц15 коммутирующих элементов 2, четвертые информационные вход 16 ивыход 17 коммутирующих элементов 2,шину 18 выхода запроса, шину 19 входа разрешения коммутирующего элемента 2,. входные 20 и выходные 21 шины блока 1 согласования интерфейсов,входную шину 22, шину входа-выходанастройки устройства со стороны уп,равляющей ЭВМ (не показана), шину 23обмена управляющей ЭВМ и процессором3 и шину 24 входа задания приоритетов устройства от управляющей ЭВМ.Коммутирующий элемент 2 ( фиг,2,содержит первый 25, второй 26, тре. тий 27, шестой 28, пятый 29 и четвертый 30 мультиплексоры, формирователь 31 управляющих сигналов, триггер 32 разрешения, триггер 33 запроса, регистр 34 адреса, предназначенной для хранения кода адреса передачи информации, полученного по ши 245 ане 35 шины 36 и 3 сброса и установки триггера 33, шины 38-42 группы в,г.ходов оповещения готовности коммутирующего элемента. Сигнал оповещения по шине 38 выдается по выходу 8коммутирующего элемента 2, сигналоповещения по шине 39 - по выходу 11коммутирующего элемента 2, сигналоповещения по лине 40 - по выходу 12коммутирующего элемента 2, сигналоповещения по шине 41 - по выходу 14коммутирующего элемента 2, сигналоповещения по шине 42 - по выходу 16коммутирующего элемента 2, сигналоповещения - по выходной шине 43входа-выхода 22 в управляющую ЭВМ.Сигналы по выходным шинам 44 и 45.занятости выдаются во все источникизапросов и настройки коммутирующегоэлемента 2.Формирователь 31 (фиг.2) Формирования адреса передачи информациисодержит узел 46 приоритета запроса, в котором осуществляется выделение приоритетного запроса на настройку коммутирующего элемента 2, посту-.пающего по шинам 9, 10, 13, 15, 17и 22, мультиплексор (коммутатор) 47,адресный вход которого соединен с выходом узла 46 приоритета, регистр 48,узел 49 постоянной памяти, триггер 50занятости и элемент ИЛИ 51.Узел 46 (фиг.4) приоритета содержит пруппу триггеров 52, группу дешифраторов 53 номера коммутирующего элемента, группу элементов И 54 и эле -мент ИЛИ 55.Блок согласования интерфейсов(Фиг.5) содержит выходной регистр 56,триггер 5, входной регистр 58, триггер 59, входная шина 20 состоит изинформационной шины 60, шина 61 сое;динена с входом установки в единицутриггера 57, шина 62 связана с входомсброса триггера 59, выходная шина 21состоит из информационной шины 63,шина 64 соединена с единичным выходомтриггера 57, шина 65 связана с:единичным выходом триггера 59.Блок 5 приоритета (Фиг,б) содержитрегистры бб кода приоритета, дешифратор 67, элементы И 68, первую ивторую группы элементов ИЛИ 69 и 70и группу элементов НЕ 71,Устройство работает следующим образом.Задача устройства состоит в обеспечении взаимодействия процессоров 31241245 4 командам от управляющей ЭВМ, так и,от команд процессоров 3. Команды состоятиз двух полей, первое поле содержиткод коммутирующего элемента 2, второеполе содержит управляющий код настройки.Рассмотрим процесс настройки коммутирующего элемента (фиг,8).Команды на настройку могут прийти от управляющей ЭВМ по шине 22 от соседних коммутирующих элементов по входам 9, 1 О, 13 и 15 и от своего процессора 3 по входу 17. Содержимоепервого поля, т.е. код коммутирующего исходном состоянии триггеры 52 находятся в единичном состоянии и разрешают дешифрацию дешифраторами 53 кода адреса коммутирующего элемента 2, поступающего по соответствующему вхо; ду. Приоритетная схема на элементах .И 54 выделяет приоритетный запрос(наивысшим приоритетом обладает управляющая ЭВМ). Затем в зависимостиот выделенного запроса в соответствующее направление выдается сигнал оповещения (единичный сигнал соответствует выделенному запросу) по шинам38-43. Сигнал оповещения по шине от коммутирующего элемента справа, по шине 39 - запросу, поступившему от коммутирующего элементаслева, по шине 40 - запросу, постуг.пившему от коммутирующего элементасверху, по шине 42 в . запросу, поступившему от процессора 3, и по шине 43 - управляющей ЭВМ При этомединичное состояние сохраняет тоттриггер 52, который соответствуетвыделенному приоритетному запросу,остальные устанавливаются в нулевоесостояние и блокируют соответствующиедешифраторы 53. Далее коммутатор 47,адресным входом которого являются выходы узла 46, разрешает прохождение.второго поля соответствующей комангистр 48. Затем из узла 49 считывается соответствующий код адреса передачи информации, при этом устанавлива 50. В зависимости от считанного из 55 между собой и процессоров и внешнихустройств при решении одной задачи( допускающий распараллеливание процесса вычислений и организаций обмена с внешними устройствами) илинекоторого множества задач. Взаимодействие реализуется под действиемспециальной операционной системы. Врезультате ее работыпроцессоры 3,входящие в состав, объединяются в 1 Огруппы 1,группа может состоять из одного процессора), структуры которыхотвечают структуре Данных и операторов класса решаемых задач. Системные средства организации динамичес элемента 2, поступает в узел 46. Вких связей процессоров 3 между собойи с внешними устройствами содержатсяв упранляющей ЗВМ и процессорах 3.Настройка коммутирующих элементов 2,организующих обмен процессоров 3 с 20внешними устройствами и процессоров3 между собой можетосуществлятьсякак управляющей ЭВМ по шине 22 настройки, так и процессорами 3.Обмен информацией между процессорами 3 и внешними устройствамипроизводится через блок 1, обеспечивающий передачу информационных иуправляющих сигналов от процессора 3квнешнему устройству и от внешнего ЗО. 38 выдается запросу, поступившемуустройства к процессору 3 по раздельным линиям. Для того, чтобы в кажФдый момент времени в линии интерфейса с внешними устройствами работалтолько один коммутирующий элемент 2,блок приоритета 5, открывает в строке соответствующие коммутирующиеэлементы 2 так, что любое внешнееустройство в данный момент времени. может быть подключено только к одно ому процессору 3. Этот момент времени может составлять время, необходимое на передачу только байта информации или некоторого массива инфор"мации, т.е. обмен информацией между 45внешними устройствами и процессорами 3 может производиться как в мультиплексном, так и монопольном режи- ды и осуществляет запись его в реме,После включения устройства производится сброс в исходное состояниевсех его элементов. Далее производит- ,: ется в единичное состояние триггерся настройка блоков .5 со стороны уцравляющей ЭВМ, для чего по шине 24заносятся коды приоритетов в регист- узла 49 кода адреса передачи инфорры 1 для всех коммутирующих элементов 2. Настройка коммутирующих эле"ментов 2 может осуществляться как пован на связь с внешними устройствами. В этом случае по шине 37 устанав-.ливается в единичное состояние триггер 33, сигнал с этого триггера пошине 18 поступает в соответствующийблок 5. Блок 5 в случае поступленияв него нескольких запросов от коммутирующих элементов данной строки дает разрешение на использование интерфейса с внешними устройствами, старшему по приоритету. При этом он по выходу 19 выдает сигнал разрешения,обмена, т,е, устанавливается триггер 32соответствующего элемента 2 в единичное состояние. Триггер 32 и 33 остаются в единичном состоянии все времяработы коммутирующего элемента 2,Единичный сигнал с выхода триггера32, выдаваемый по шине 45, осущест.- 20вляет (через элемент ИЛИ 51) записькода передачи информации по шине 35в регистр 34 адреса, Сигнал с выходарегистра 34 поступают на адресныйвход мультиплексоров 25-30 и коммутирующий элемент 2 настроен на связьс внешними устройствами, т.е. выход бкоммутирующего элемента 2 соединяется с шиной 20 блока 1, вход 7 - с шиной 21 блока 1. Единичные сигналы на З 0шинах 44 и 45 с выходов триггеров 50и 32 являются сигналами разрешенияк обмену для выбранного источниказапроса и сигналами занятости для остальных источниками запросов. Обмен.информацией процеасора 3 с внешнимиустройствами осуществляется черезблок 1, обеспечивающий передачу информационных и управляющих сигналов,Выдаваемая информация по шине 60 заносится в выходной регистр 58, по шине 61 выдается сигнал сопровожденияинформации, устанавливающий триггер57 в единичное состояние. Отсутствие сигнала на шине 64 свидетельству 45,ет о приеме внешним устройством информации и готовности приема новойинформации. Принимаемая информацияпоступает с входного регистра 58 пошине 63 и еопровождается единичнымсигналом по шине 65. Сброс триггера 59 свидетельствует о приеме процессором 3 информации и готовностик приему новой порции информации.После окончания обмена процессором3 посылается команда, осуществляющая сброс триггеров 32, 33 и 50 иустановку в единицу триггеров 52. Второй режим - считанный код аг,еса передачи информации не ориентирован на. связь с внешним устройством. В этом случае (фиг.7) считанный из узла 49 код адреса передачи информации по шине 35 заносится в регистр 34 и коммутирующий элемент 2 настроен на соответствующий вариант передачи информации, После окончания обмена процессором 3, осуществляющим настройку коммутирующего элемента 2, посылается команда, осуществляющая сброс триггера 50 и установку в "1" триггеров 52.Обмен информацией процессора с внешними устройствами, подключенными к блоку 1 той же строки можно ор ганизовать не только при помощи своего коммутируюшего элемента 2, но при помощи других коммутирующих элементов 2 в строке соответствующим образом их настроив, Кроме того, возможна организация обмена информацией процессора 3 с внешними устройствами, соединенными с блоком 1 других строк. При этом необходимо соответствующим образом настроить свой коммутирующий элемент 2 и коммутирующие элементы 2 в столбце. Предлагаемое устройство для сопряжения позволяет организовать обмен информацией между процессорами 2 по типу каждый с каждым, кроме того, одновременно организовать обмен информацией между процессорами 3, между процессорами 3 и внешними устройствами. Возможность динамического измейения связей междупроцессорами 3 и внешними устройствами позволяет обеспечить высокопроизводительное решение задач сосложной структурой информационных иуправляющих воздействий, когда такиезацачи допускают глобальное распараллеливание вычислительного процесса в рамках одной задачи, В результате повышаются фучкциональные возмож-. ности системы, повышается коэффициент использования оборудования и производительность многопроцессорной вычислительной системы,Формула изобретенияУстройство для сопряжения. многопроцессорной вычислительной системы с внешними устройствами, содержащее группу блоков согласования интерфей 241245сов, первые входы и выходы которых образуют соответственно группы инфор.мационных входов и выходов устройст-, ва, группу блоков приоритета и матрицу коммутирующих элементов, причем вторые вход и выход 1-го (=1,М) блока согласования интерфейсов группы соединены соответственно с первыми информационными выходами и входами 10 коммутирующих элементов 1-й строки матрицы, входы разрешения и выходы запросов которых соединены соответственно с группами выходов и входов д-го блока приоритета группы, вторые информационные выход и вход коммутирующего элемента 1-й строки и 3-го столбца матрицы (=1,И) соединены соответственно с третьими информационными входом и выходом коммутирующего элемента 20 х-й строки Я+1)-го столбца матрицы, вторые информационные выход и вход коммутирующего элемента -й строки и М-го столбца матрицы соединены соответственно с третьими информационными входом и выходом коммутирующего элемента -й строки и первого столбца матрицы, четвертые информационные вход и выход коммутирующего элемента 1-й строкии 1-го столбца матрицы яв ляются соответственно 1-М, и 3-м информационными входом и выходом устройства, причем каждый коммутирующий элемент содержит четыре мультиплексора, формирователь управляющих 35 сигналов, регистр адреса, выходом соединенный с адресными входами первого-четвертого мультиплексоров, триггер запроса и триггер разрешения, входы сброса которых подключены к пер 40вому выходу формирователя управляющих сигналов, второй выход которого соединен с входом регистра адреса, первый вход и третий выход формйрователя управляющих сигналов соединены 45 соответственно с выходом триггера разрешенияи входом установки триггера запроса, а группа входов - с группами информационных входов первого - четвертого мультиплексоров и.первым четвертым информационными входами коммутирующего элемента, выход триггера запроса и вход установки триггера разрешения являются соответственно выходом запроса и входом раз решения коммутирующего элемента, выхоц первого мультиплексора является первым информационным выходом коммутирующего элемента, выходы триггера разрешения, четвертый выход формирователя управляющих сигналов, выходывторого, третьего и четвертого мультиплексоров и соответствующие выходыгруппы выходов формирователя управляющих сигналов образуют сэответствен"но второй, третий и четвертый информационные выходы элемента коммутации,о т л и ч а ю щ е е с я тем, что,с целью повышения коэффициента использования оборудования устройства, вкаждый коммутирующий элемент введеныпятый и шестой мультиплексоры, причем пятые информационные вход и выходкоммутирующего элемента 1-й строки и1-го столбца матрицы соединены соответственно с шестыми информационнымивыходом и входом коммутирующего эле-.,мента (д+1)-й строки и 1-го столбцаматрицы, пятые информационные вход ивыход коммутирующего элемента И-йстроки и 1-го столбца 1 матрицы подключены соответственно к шестым информационным выходу и входу коммутирующего элемента первой строки и 1-гостолбца матрицы, входы-выходы настройки коммутируюших элементов и .входы настройки блоков приоритетагруппы соединены соответственно свходом-выходом настройки устройстваи входом настройки устройства, причем в каждом коммутирующем элементеадресные входы пятого.и шестогомультиплексоров соединены с выходом регистра адреса, группы информационных входов пятого и шестогомультиплексоров - группами информационных входов первого-четвертогомультиплексоров, первым-шестым информационными входами .коммутирующеГоэлемента и группой входов формирователя управляющих сигналов, второйвход и пятый выход которого образуют вхрд-выход настройки коммутирующего элемента, выход триггера,разрешения, четвертый выход формирователя управляющих сигналов, выходы пятого и шестого мультиплексорови соответствующие выходы группы выходов формирователя управляющих сиг- .налов образуют соответственно пятыйи шестой информационные выходы ком"мутирующего элемента, причем формирователь управляющих сигналов коммутирующего элемента содержит узел -.,пдиаритета, мультиплексор, группа ин1241245 0 п упра 0 прющо ЗВН формационных входов которого соединена с группой входов и вторым входомформирователя и группой входовузлаприоритета, группа выходов которогосоединена с группой выходов и пятымвыходом формирователя и группой адресных входов мультиплексора, региструзел постоянной памяти, триггер занятости и элемент ИЛИ, причем группа 10выходов мультиплексора через регистрподключена к адресному входу узла постоянной памяти, первый выход которого подключен к третьему выходу формирователя, второй выход - к входуузла приоритета, первому выходу формирователя и входу установки триггера занятости, вход сброса которогоподключен к первому входу элементаИЛИ и третьему выходу узла постояннойпамяти, четвертый выход которого ивыход элемента. ИЛИ образуют второйвыход формирователя, второй входэлемента ИЛИ является первым входомформирователя, а выход триггера занятости является четвертым выходомформирователя.1241245стона ко цстнае сктаянцеА и ьленентог утрацстбосл,юпмъо ностраикцканнущ. глен нто,Р еленце прцарцщеанага юопрасо и Юоцц согналапайпйркдснця опись а о ностра нц а га -нац егсата Мвенце цг ад поняпш ка о е.сопсредоуццерарнаццц ц устанарцггера 50(гонятаопц г., 7 "рю 1 чум он 1 абранюдкадногйщ ф кшнонц устрадт 3 анц стаю ко 7трцг гера,УцггерЭ усщонирен нет опцсьо ес перею онр рн. рггцсР (виан ачненггргонцьоцця аАчсно Рвен ыганценраслвгге аИгЮ.Я, сп 7. гРцг. 7Составитель В,ВертлибРедактор Л.Пчелинская Техред О.Гортвай . Корректор :АТяскоЗаказ 3490/44 Тираж б 71 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г.ужгород, у . рл.П оектная 4Э