Адаптивное устройство для сокращения избыточности цифровой информации

11362012. Устройство по п. 1, о т л ич а ю щ е е с я тем, что вычислитель разделенных разностей содержит элементы памяти, вычитатели и делитель, выходы первого элемента памяти соединены с первыми входами соответственно первого и второго вычитателей, выходы которых соединены соот. ветственно с первым входом второго элемента памяти через делительи с первым входом третьего элемента памяти, первый выход второго элемента памяти соединен с вторым входом третьего элемента памяти, второй и третий входы соответственно второго и третьего элементов памяти и вход первого элемента памяти и вторые входы вычитателей и делителя являются соответственно первым и вторым входами вычислителя разделенных разностей, выходы второго и третьего элементов памяти являютсявыходом вычислителя разделенных разностей. 3. Устройство по п. 1, о т л и.ч а ю щ е е с я тем, что вычислитель коэффициентов интерполяционного полинома содержит элементы памяти, умножители и вычитатель, первый выход первого элемента памяти соединен с первым входом вычитателя, выход которого соединен с первым входом первого умножителя, выход которого соединен с первым входом второго умножителя, входы первого и второго элементов памяти и вторые входы вычитателя и умножителей являются входом вычислителя коэффициентов интерполяционного полинома, выходы умножителей и второго элемента памяти ивторой выход первого элемента памятиявляются выходами вычислителя коэффициентов интерполяционного. полинома.4, Устройство по п. 1, о т л ич а ю щ е е с я тем, что формирователь значений интерполяционного полинома содержит умножители, преобразователи и сумматоры, выходы первогои второго преобразователей соединеныс первыми входами соответственно первого и второго умножителей, выходыкоторых соединены с первыми входамисоответственно первого и второгосумматоров, выходы третьего и четвертого преобразователей соединены спервыми входами соответственно треть.его и четвертого умножителей, выходыкоторых соединены с вторыми входамисоответственно первого и второго сум.маторов, третьи входы которых соединены с выходами соответственно пятого и шестого умножителей, вторыевходы первого, второго, третьегои четвертого умножителей, первыевходы пятого и шестого умножителей,четвертые входы сумматоров являютсяпервыми входами формирователя значений интерполяционного полинома, объединенные входы преобразователейи вторые входы пятого и шестого умножителей и выходы сумматоров являются соответственно вторым входоми первым и вторым выходами формирователя значений интерполяционногополинома,10 1Изобретение относится к промышленности средств связи и может быть использовано, например, в цифровых телевизионных передающих системах для построения .устройств сокращения избыточности циФровой информации.Известно устройство для сокращения избыточности цифровой информации, содержащее блок выбора отсчетов входного сигнала, выход которого подключен к входу блока вычисления разделенных разностей, блок генерирования сигналов интерполяционного 2полинома, выход которого через блок сравнения подключен к управляющему входу ключа выдачи данных; к сигналь. .ному входу ключа выдачи данных и к другому входу блока сравнения подключен выход блока выбора отсчетов входного сигнала, выход ключа соединен с выходным блоком 1 3.Основным недостатком этого устрой,ства является его относительно незысокое быстродействие так как в нем кроме интерполяции используется экстраполяция, сопровождаемая повыше3 1136201 4 нием степени полинома, следствием динен с входом вычислителя коэффичего является большой объем вычисле- циентов интерполяционного полиномав ний, которые должны быть выполнены выходы которого соединены с первыми в единицу времени.Нвходами формирователя значений инт ераиболее близким к изобретениюполяционного полинома выход формиЭ по технической сущности является уст- рователя значений интерполяционного ройство, содержащее блок хранения полинома соединен с первым входом отсчетов входного сигнала, выход ко- первого блока сравнения, ключ, первый торого подключен к входу блока вычис- выход которого соединен с входом ления разделенных разностей, блок ге О блока памяти, выход которого являетнерирования сигналов интерполяцион- ся выходом устройства, введены реного полинома, выход которого через гистр адреса, элемент задержки, блок блок сравнения подключен к управляю- умножителей, второй блок сравнения щему входу ключа выдачи данных, сиг- и элемент И, первый вход регистра нальный вход ключа выдачи данных 1 адреса и вход элемента задержки объи другой вход блока сравнения подклю- единены и являются входом устройства, чен к выходу блока хранения отсче- выход элемента задержки соединен с тов входного сигнала, выход ключа первым входом ключа, второй выход выдачи данных подключен к выходному которого соединен с вторым входом блоку. Кроме того, устройство содер- що регистра адреса и первым входом выжит блок разрешения вычислений и числителя разделенных разностей, последовательно соединенные блок вы- выход блока умножителей соединен числения коэффициентов интерполяцион- с третьим входом регистрам егистра адреса и ного полинома и блок хранения коэф- вторым входом формирователя значений фициентов предыдущего шага, к управ интерполяционного полинома, второй ляющему входу которого через блок выход которого соединен с первым вхо разрешения вычислений поДключен до- дом второго блока сравн ниа сравнения, первыи, полнительный выход блока сравненияФ второй и третий вых дыходы регистра адревыходы блока храйения коэффициентов са соединены соответссоответственно с объеди,предыдуще 1 о шага, блока хранения ЗО ненными входом блока умножителей и отсчетов входного сигнала и блока вторым входом вычислите я вычисления разделенных разностейлителя разделенныхразностей, вторым входом первого и подключены к соответствующим вхо- вторым входом второго блоков сравнедам блока вычисления коэффициентов ния, выходы блоков сравнения интерполяционного полинома, выход соединены с соответствующими которого подключен к входу блока входами элемента И, выход когенерирования сигналов интерполя- торого соединен с вторым вхоционного полинома 21.Недостатком известного устройства также является его невысокоеКроме того, вычислитель разделен быстродействие вследствие того, что 40 ных разностей содержит элементы пасравнение ошибки интерполяции мяти, вычитатели и делитель, выходы с допустимой ошибкой необходимо де- пеРвого элемента памяти соединены лать в каждой точке интервала ин- с первыми входами соответственно терполяции, соответствующей непере-первого и второго вычитателей, выходанному отсчету. Поэтому объем необ- ды которых соединены соответственно ходимых вычислений, приходящихся с первым входом второго элемента пана один интервал. между отсчетами мяти через делитель и с первьею вховходного сигнала (тактовый интервал), дом третьего элемента памяти, первый возрастает пропорционально величине выход второго элемента памяти соедиинтервала интерполяции.50 нен с вторым входом третьего элемента памяти, второй и третий входы соответственно второго и третьего элебыстродействия ст ойст ментов .памяти и вход первого элемен- .Ц д ается тем, что адапЦель достигается тем та памяти и вторые входы вычитателей тивное устройство для сокращения 5 и делителя являются соответственноизбыточности цифровой информации,первым и вторым входами вычислителя содержащее вычислитель разделенных разделенных разностей, выходы второ- разностей, первый выход которого сое- го и третьего элементов памяти явля 113620150 В качестве интерполяционного поли- нома испол.зуется кусочнополиномиальная Функция третьей степени. В отличие от известного устрОйства 55 коэффициенты этой функции, вычисляемые на интервале интерполяции, не зависят от коэффициентов предыдущего ются ввкодом вычислителя разделенныхразностей,Вычислитель коэффициентов интерполяционного полинома содержит элементы памяти, умножители и вычитатель, первый выход первого элементапамяти соединен с первым входом вычитателя, выход которого соединенс первым входом первого умножителя,выход которого соединен с первым " 10входом второго умножителя, входы первого и второго элементов памяти ивторые входы вычитателя и умножителей являются входом вычислителя коэффициентов интерполяционного полинома, выходы умножителей и второгоэлемента памяти и второй выход первого элемента памяти являются выходами вычислителя коэффициентов интерполяционного полинома. 20Формирователь значений интерполяционного полинома содержит умножители, преобразователи и сумматоры,выходы первого и второго преобразователей соединены с первыми входами 25соответственно первого и второгоумножителей, выходы которых соединены с первыми входами соответственнопервого и второго сумматоров, выходытретьего и четвертого преобразователей соединены с первыми входами соответственно третьего и четвертогоумножителей, выходы которых соединены с вторыми входами соответственно первого и второго сумматоров, 35третьи входы которых соединеныс выходами соответственно пятогои шестого умножителей, вторые входыпервого, второго, третьего и четвертого умножителей, первые входыпятого и шестого умножителей, четвертые входы сумматоров являются,первыми входами формирователя зна-чений интерполяционного нолинома,объединенные входы преобразователейи вторые входы пятого и шестогоумножителей и выходы сумматоровявляются соответственно вторым входом и первым и вторым выходами формирователя значений интерполяционного полинома; шага, что позволяет исключить блок хранения коэффициентов предыдущего шага и увеличить быстродействие уст" ройства.На фиг. 1 показана структурная схема предлагаемого устройства; на фиг. 2 - структурная схема вычислителя разделенных разностей; на фиг. 3 - структурная схема вычислителя коэффициентов интерполяционного полинома; на фиг, 4 - структурная схема формирователя значений интерполяционного полинома; на фиг. 5 и 6 - графики, поясняющие принцип действия предлагаемого устройства.Предлагаемое устройство (фиг.1) содержит вычислитель 1 разделенных разностей, вычислитель 2 коэффициентов интерполяционного полинома, формирователь 3 значений интерполяционного полинома, первый блок 4 сравнения, блок 5 памяти, ключ 6, блок 7 умножителей, элемент И 8, второй блок 9 сравнения, регистр 10 адреса, элемент 11 задержки. Вычислитель 1 разделенных разностей (фиг. 2) содержит вычитатели 12 и 13, элементы 14 - 16 памяти и делитель 17. Вычислитель 2 коэффициентов интерполяционного полинома содержит умножители 18 и 19, элементы 20 и 21 памяти и вычитатель 22. Формирователь 3 значений интерполяционного полинома (фиг. 4) содержит. умножители 23-28, функциональные преобразователи 29-32 и сумматоры 33 и 34. Блок 5 памяти представляет собой запоминающий регистр. Блок 7 умножителей содержит два умножителя с общим входом. Один умножитель служит для умножения входной величины на 1/3, другой - для умножения входной величины на 2/3. Регистр 10 адреса содержит К +1 ячеек памяти с адресами О, 1 К , Число К равно максимальной длине интервала интерполяции. Оно определяется либо свойствами сигнала либо техническими воэможностями и экономическими соображениями. Например, для телевизионного сигнала вещательного стандарта К может бытьвауравным числу отсчетов сигнала на одной телевизионной строке, т.е.в этом случае К ф 600.Принцип действйя устройства заключается в том, что поступающие(2) ао="о 2 к 1 1 3 2 КПк-Бгде Пк= -- 1к К ф 30029 Цо и Цк - тРи последовательных опорных отсчета.Вычисленные таким образом коэффициенты определяют полином (1) толькона интервале интерполяции, ограниченном опорными отсчетами По и Бк. На фиг, 5 длина интервала интерполяции равна К, т.е, возможные значения аргумента 6 в формуле (1) определяются 40 выражением 0464 К. Для определения очередного опорного отсчета интервал интерполяции последовательно, шаг за шагом увеличивается до тех пор, пока ошибка интерполяцйи не превысит допустимую величину. Как только это произойдет, отсчет Пк , бйвший отсчетом Пк на предыдущем шаге (фиг. 6 а), делается опорным и процесс повторяется. На первом шаге50 длина интервала интерполяции равна двум, на втором шаге - трем и т.д, На К-м шаге длина интервала интерполяции равна К. 55 Рассмотрим .работу устройства на К-м шаге, который начинается в момент О=К (фиг. 6 а), когда текущий отсчет входного сигнала поступас тактовой частотой отсчеты входногосигнала сравниваются по величине созначениями интерполяционного полинома, Модуль разности между этими величинами является ошибкой интерполяции. 5На выход устройства пропускаются лишьте опорные или существенные отсчеты,по которым на приемной стороне могутбыть вычислены значения интерполя"ционного полинома, используемые 1 Овместо непереданных отсчетов, причемошибка интерполяции не превзойдетдопустимой величины,В качестве интерполяционногов предлагаемом устройстве используется полином третьей степениБ(6)=ао+а 6+а Юг+а дз, (1)где 9(= С/Г - безразмерное время,измеряемое числом тактовых интервалов . 20Коэффициенты а , а , а и а поли 1 ф 2 Энома Я(0) определяются с помощьюопорных отсчетов следующим образом(фиг. 5): ет в регистр 10 адреса и записывает- ся в адрес К (отсчет П 1,). На преды- . дущем шаге в обоих блоках 4 и 9 срав. кения ошибка интерполяции не больше допустимой величины. В этом случае на выходе элемента И 8 появляется команда, по которой сигнальный выход ключа 6 запирается и отсчет Ук(фиг. 6 в), поступивший в этот момент на ключ 6 от элемента 11 задержки, не пройдет в блок 5. С другого выхода ключа 6 .подается команда, по которой длина интервала интерполяции, равная до этого К, увеличивается на единицу и становится равной К, т.е. числа Ок и К из регистра 1 О по. ступают в вычислитель 1 разделенных разностей соответственно на входы вычитателя 13 и делителя 17. Число К передается, кроме того, из вычислителя 1 в блок 7, где вычисляются целые числа3 2 3К=У-У, вычисляется в вычитатедКле 13 и Лк= -- в делителе 17.Число Л передается в блок 2 на вход вычитателя 22 и записывается в элементы 15 памяти, бывшее до этого в элементе 15 число Ркпереносится в элемент 16 памяти, Выходы вычитателя 12 и элемента 16 памяти запираются. В вычислителе 2 коэффициентов интерполяционного полинома проиэво 1 дятся следующие операции.Число Вк извычислителя 1 и коэффициент а из элемента 20 памяти поступает на входы вычитателя 22, на выходе которого получается число В к Пк"а 1Число Вк подается на вход умножителя 18, гдеумножается на 2 К, в результате чего в соответствии с формулами (2) получается коэффициент а, который подается на умножитель 19, где умножается на -1/2 К, в результате чего получается коэффициент аз. Полученные таким образом коэффициенты а и аз, а также хранящиеся в элементах 20 и 21 памяти коэффициенты а, ": а из вычислителя 2окоэффициентов передаются в формирователь 3 значений интерполяционйого полинома, где формируются два значения интерполяционного полинома (формула (1):(2) ции превзойдет. допустимую, то с выхо иЯ а,+а щ+а щ 2+а щ ,соответствующие двум контрольным точкам 9 щи 6 =щ 5Для получения Я,число щ из блока 7 подается в формирователь 3на общий вход умножителя 24 и функциональных преобразователей 29 и 30.Числа щ и щ с выходов преобразо Ователей 29 и 30 подаются на входыумножителей 23 и 25. На другие входыумножителей 25, 23 и 24 из вычислителя 2 подаются коэффициенты полинома а, а и а,. С выходов умножителей 25, 23 и 24 числа азш 2, а щ 1Эи а,щподаются на вход сумматора 34,куда подается также коэффициент аиз вычислителя 2, На выходе сумматора 34 получается, в соответствии 20с формулой (3), число Я . Это числоподается в блок 4 сравнения. Одновременно с числом Я на выходе сумматора 33 аналогичным образом получается число Я 2, которое подается во 25второй блок 9 сравнения.Кроме формирователя 3 значенийинтерполяционного полинома числа щчи щ 2 одновременно подаются в блок 10умножителей, где они служат командой,ЗОсогласно которой отсчеты 0(щ,)и 0(ш 2) из адресов щ и щ регистра 10 подаются соответственно в первый 4 и второй 9 блоки сравнения.Модуль разности между значением полинома и отсчетом сигнала являетсяошибкой интерполяции, В первом блоке 4 сравнения вычисляется ошибкас"1=П 1-О(щ 1) /, во втором блоке 9сравнения - ошибка с=/Я 1-Щш 2)4 ОЧисла с и д в блоках 4 и 9 сравниваются с допустимым значением ошибки д. Если У; сд, ( =1,2), т,е.в обоих блоках 4 и 9 ошибка не превосходит допустимую, то от элемента И на ключ 6 подается команда, покоторой вышеуказанный процесс повторяется, т.е. сигнальный выход ключа 6 запирается, интервал интерполяции увеличивается на единицу и т.д.Если же хотя бы в одном из блоков 4 и 9 сравнения ошибка интерполяда элемента И поступит другая команда (фиг. 6 а, б),по которой отсчет Н, переписывается в адрес "0", т.е. Ю=Ок отсчет 0 переписывается в адрес "1", т,е. 0,=0, а текущий отсчет 0,1 записывается в адрес "2", что означает 0, 0 ; новое значение Ь записывается в элемент 14 памяти в вычислителе 1; число В иэ элемента 16 памяти в качестве нового значе- ния а передается в элемент 20 памяти вычислителя 2; разность 0=01-0 с выхода вычитателя 12 записывается в элемент 16 памяти в вычислителе 1;01-0 разделенная разность П =- -выУ численная с помощью вычитателя 13 и делителя 17 (блок 1), записывается в элемент 15 памяти и передается в вычислитель 2 для вычисления коэффициентов а 2 и а . Дальше устройство работает точно так же, как и на К-м шаге, только теперь К=2, т.е. первый шаг. Высокое быстродействие предлагаемого устройства определяется не только тем, что для вычисления коэффициента е, полинома Я(9), требуется меньше времени, чем в известном устройстве, но главным образом тем, что ошибка интерполяции оценивается не во всех точках интервала интерполяции, в которых расположены непереданные отсчеты входного сигнала, а лишь в двух контрольных точках, Это оказалось возможным после того, как было обнаружено, что ошибка интерполяции в среднем достигает максимума в двух точках интервала интерполяции. Поскольку в предлагаемом устройстве оценка ошибки осуществляется параллельно в двух блоках сравнения, то фактически на эту операцию затрачивается столько времени, как еслй бы контрольная точка была одна. Поэтому число операций, которые нужно выполнить за один тактовый интервал в предлагаемом устройстве, в И=К 2 раз меньше, чем в известном. На йрактике всегда Ю)10.1136201 4 ик Им а г г. к- к к 1к к+) Составитель В.Бочароваактор А.Козориз Техред Л.Коцвбняк Корректор:С.Шекм аказ ал ППП "Патент", г.ужгород, ул.Проектная,10289/39 Тираж ВНИИПИ Государ по делам 113035, Иосква, Ж-З611 Подпис твенного комитеть СС изобретений и открыт , Раушская наб., д.