Аналого-цифровой преобразователь

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК И 9) а) . РЕТ Т б 2 видетельство СССК 13/20, 1979,ФРОВОЙ ПРЕОБМф 9117221 ятем, что, УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ОЛИСАНИЕ И К АВТОРСКОМ,Ф АРВИДЕ(71) Львовский ордена Ленина политехнический институт им, Ленинскогкомсомола(54)(57) 1. АНАЛОГО-ЦИРАЗОВАТЕЛЬ, по авт. сво т л и ч а ю щ и й с с целью расширения функциональныхвозможностей, в него введены счетчик, постоянное запоминающее устройство, блок индикации и элемент И,первый вход которого соединен с дополнительным выходом блока определения знака разности временных иктервалов, а второй вход - с первым дополнительным выходом блока управления,второй дополнительный выход которогосоединен с первым входом счетчика,второй вход которого соединен с выходом элемента И, а выходы - с входамипостоянного запоминающего устройства,выходы которого соединены с входамиблока индикации е11 О2, Преобразователь по .п. 1, о тл и ч а ю щ и й с я тем, что блокопределения знака разности временныхинтервалов содержит первый и второйэлементы И, генератор тактовой частоты, реверсивный счетчик, первый ивторой триггеры, при этом первый входпервого триггера соединен с вторымвходом блока, прямой и инверсныйвыходы - соответственно с первымивходами элементов И, вторые входыкоторых соединены с выходом генератора тактовой частоты и дополни -тельным выходом блока, а выходы -соответственно с первым и вторымвходами реверсивного счетчика, первый выход которого соединен с входомустановки в "1" второго триггера,инверсный выход которого соединен свыходом блока, при этом первый входблока соединен с третьим входомреверсивного счетчика и тактирующими входами триггеров, управляющиевходы которых соединены с общей шинойблока,3. Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что блокуправления содержит счетчик циклов,дешифратор, инвертор рп логических 2036блоков и элемент И, причем первый и второй входы блока управления соединены соответственно с.первым входом счетчика циклов и первым входом элемента И, второй вход которогосоединен с выходом инвертора, а выход через счетчик циклов соединен с входами дешифратора, первый выход которого соединен с первыми входами логических блоков, второй выход - с вторыми входами всех логических блоков, кроме первого логического блока, второй вход которого соединен с общей шиной блока, при этом третий вход блока соединен с третьими входами всех логических блоков, четвертый входкаждого предыдущего логического блока соединен с пятым входом последующегологического блока и соответствующими б выходами дешифратора,начиная с третьего выхода,. Ж+3)-й выход которого соединен с входом инвертора, причем пятый вход первого логического блока соединен с общей шиной блока управления, а четвертый и пятый входы и -гологического блока соединены с первым и вторым дополнительными выходамиблока, выходы которого соединены с выходами логических блоков, 1Изобретение относится к автоматике, телемеханике, электронной изме рительной и вычислительной технике и может быть использовано в информационно-измерительных системах при 5 опросе датчиков, выходной сигнал которых представляет собой экспоненциально растущее напряжение с большими значением постоянной времени.По основному авт. св, И 9 117221 О известен аналого-цифровой преобразователь, содержащий усилитель входного сигнала, выход которого соединен с первым входом первого запоминающего устройства, второй вход которого :оединен с выходом усилителя импуль:а запуска, а выход - с первым входом первого нуль-органа, блок управления выходы которого соединены с входами регистра, выходы которого соединены 20 с входами цифроаналогового преобразователя, второе и третье запоминаю 2щее устройство, два элемента задержки, второй и третий нуль-органы, интегрирующую КС-цепь, ключ, триггер и блок определения знака разности временных интервалов, причем первые входы второго и третьего запоминающих устройств соединены с выходом усилителя входного сигнала, второй вход второго запоминающего устройства соединен с выходом первого элемента задержки и входом второго элемента задержки, второй вход третьего запоминающего устройства соединен с выходом второго элемента задержки и первым входом блока управления, выходы второго и третьего запоминающих устройств соединены с первыми входами второго и третьего нуль-органа соответственно, вторые входы которнх соединены со вторым входом первого нуль-органа, выходом интегрирующей КС-цепи и выходом клю02036 4 1 О 15 20 25 30 35 40 50 3 11ча, первый вход которого соединен собщей шиной, а второй вход - с вторым входом блока управления, первымвходом блока определения знака разности временных интервалов и выходомтриггера, первый вход которого сое 5динен с выходом первого нуль-органа,второй вход - с выходом третьегонуль-органа, причем выход второгонуль-органа соединен со вторымвходом блока определения знака разности временных интервалов, выходкоторого соединен с третьим входомблока управления, вход первого элемента задержки соединен с выходомусилителя импульса запуска, а входинтегрирующей КС-цепи соединен свыходом цифроаналогового преобразователя 1 3,Недостаток аналого-цифровогопреобразователя заключается в отсутствии возможности непосредственногоопределения постоянной времени переходного процесса, например постоянной времени. термодатчика, необходимость которого возникает при автоматической сортировке термодатчиковна заводах-изготовителях за возможно короткий промежуток времени.Целью изобретения является расширение функциональных возможностейза счет непосредственного определения постоянной времени переходногопроцесса за короткий промежуток времени.Цель достигается тем, что в аналого-цифровой преобразователь введены счетчик, постоянное запоминающееустройство, блок индикации и элемент И, первый вход которого соединен с дополнительным выходом блокаопределения знака разности временныхинтервалов, а второй вход - с первымдополнительйым выходом ",.:лока управления, второй дополнительный выходкоторого соединен с первым входомсчетчика, второй вход которого сое-динен с выходом элемента И, а выходы - с входами постоянного запоминающего устройства, выходы которогосоединены с входами блока индикации.Причем блок определения знакаразности временных интервалов содержит первый и второй элементы И, гене. ратор тактовой частоты, реверсивныйсчетчик, первый и второй триггеры, 5первый вход первого. триггера соединен со вторым входом блока, прямойи инверсный выходы - соответственно с первыми входами элементов И, вторые входы которых соединены с выходом генератора тактовой частоты и дополнительным выходом блока, а выходы -соответственно с первым и вторымвходами реверсивного счетчика, первый выход которого соединен со вхпдом "Установки в "1" второго триггера инверсный выход которого соединен с выходом блока, при этом первый вход блока соединен с третьим входом реверсивного счетчика и тактирую-, щими входами триггеров, управляющие входы которых соединены с общейшиной блока. При этом блок управления содержит счетчик циклов, дешифратор, инвертор, о логических блоков и элемент И, причем первый и второй входы блока управления соединены соответственно с первым входом счетчика циклов и первым входом элемента И, второй вход которого соединен с выходоминвертора, а выход через счетчик циклов соединен с входами дешифратора, первый выход которого соединенс первыми входами логических блоков,второй выход - со вторыми входамивсех логических блоков, кроме первого логического блока, второй вход которого соединен с общей шиной блока, при .этом третий вход блока соединен с третьими входами всех логических блоков, четвертый вход каждогопредыдущего логического блока соединен с пятым входом последующего логического блока и соответствующими11 выходами дешифратора, начинаяс третьего выхода, и +3 выход кото"рого соединен с входом инвертора,причем пятый вход первого логического блока соединен с общей шинойблока, а четвертый и пятый входы о -гологического блока соединены с первыми вторым дополнительными выходами блока, выходы которого соединеныс выходами логических блоков.На.фиг. 1 приведена структурнаяэлектрическая схема преобразователя,на фиг. 2 - то же, блока определения,знака разности временных интервалов, на фиг. 3 - то же, блока управления, на фиг. 4 - временные диаграммы, поясняющие принцип работы преобразователя.Аналого-цифровой преобразователь содержит усилитель 1 входного сигнала, запоминающие устройства 2-4, нуль органы 5 - 7, интегрирующую КС-цепьницу триггера 33, прямой и инверсный выходы которого через элементы И35 и 36, к вторым входам которых подключен выход генератора 34 тактовойчастоты, подключены к входам обратного и прямого счетов реверсивногосчетчика 37, выход отрицатеньногопереноса которого соединен с входомустановки в единицу триггера 38, инверсный выход которого является выходом 24 блока 17, выход генератора 34 является его выходом 25, а вход 23блока подключен к тактирующим входам триггеров 33 и 38 и входуустанонки в нуль реверсивного счетчика 37.Блок 13 содержит элемент И 39, счет чик 40 циклов, дешифратор 41, инвертор 42, и логических блоков 43-1 - 43-п, вход 27 блока 13 подключен .к входу установки в нуль счетчика 40 циклов, вход 26 через элемент 39 соединен с его счетным входом,а своими выходами счетчик 40 циклов подключен к входам дешиф- ратора 4 1, последний выход которого через инвертор 42 соединен со вторым входом элемента И 39, вход 28 и выходы дешифратора 41 подключены к вховыходы которых являются выходами 29, 30, выход дешифратора 41 является выходом 31, а в-ый выход дешифратора 41 выходом 32 блока 13.Преобразователь работает следующим образом.На его вход подается экспоненциально растущее напряжение У = = У(1-е ф 7.1),которое после усиления усилителем 1 поступает на входы запоминающих устройств 2-4, Работа преобразователя начинается после подачи импульса запуска, усиленного усилителем 10, В момент времени Т соответствующий подаче импульса за-, пуска, входное напряжение запоминается в запоминающем устройстве 2 (У , фиг. 4). В момент времени сУпри котором импульс запуска появляется на вь 1 ходе элемента 11 задержки, входное напряжение запоминается в запоминающем устройстве 3 Й 2), а в момент времени С 5;, при котором импульс запуска появляется на выходе элемента 12 задержки, входное напряжение запоминается в запоминающем устройстве 4 (У ). Импульсом на выходе3элемента 12 задержки, действуя на вход 27 блока 13, устанавливается Блок 17 содержит триггер 33, генератор 34 тактовой частоты, эле 55 менты И 35 и 36, реверсивный счетчик 37 и триггер 38, вход 22 блока 17 соединен с входом установки в еди 5 1102036 Ь8, ключ 9, усилитель 10 импульса запуска, элементы 11 и 12 задержки,блок 13 управления, регистр 14, цифроаналоговый преобразователь (ЦАП) 15,триггер 16, блок 17 определения знака разности временных интервалов,элемент И 18, счетчик 19, постоянноезапоминающее устройство 20, блок 21индикации, блок 17 имеет входы 22и 23, выходы 24 и 25. Блок 13 имеетвходы 26-28 и выходы 29-32,Входом АЦП является вход усилителя 1, подключенного своим выходом квходам запоминающих устройств 2-4,выходы которых соединены с входаминуль-органов 5-7, к вторым входамкоторых подключен выход интегрирующей КС-цепи 8, который через ключ 9соединен также с общей шиной, а входинтегрирующей КС-цепи 8 подключен квыходу цифроаналогового преобразователя 15. Вход импульса запускачерез усилитель 10 импульса запускаподключен к управляющему входу запо.минающего устройства 2 и через элемент 11 задержки к управляющему входузапоминающего устройства 3, а черезэлементы 11 и 12 задержки к управляющему входу запоминающего устройства 4 и ко входу 27 блока 13 управ- дам логических блоков 43-1 - 43-п,30ления, выходы нуль-органов 5 и 7 подключены к входам триггера 16, выходкоторого соединен с управляющим входом ключа 9, входом 26 блока 13 уп равления и входом 23 блока 17, на35вход 22 которого подключен выходнуль-органа 6, а выход 24 соединенс входом 28 блока 13 управления, выходы 29 и 30 которого соединеныс входами регистра 14 выходы котоУ40рого соединены со входами цифроаналогового преобразователя 15, выход 31 блока 13 управления и выход25 блока 17 подключены к входам элемента И 18, выход которого соединен45с счетным входом счетчика 19, навход установки в нуль которого под.ключен выход 32 блока 13, Постоянноезапоминающее устройство 20, подключенное своими адресными входами к50выходам счетчика 19, своими выходными информационными шинами соединено с входами блока 21 индикации.находится в состоянии логическогонуля, на счетный вход счетчика 19не поступает, При равенстве значения напряжения на конденсаторе КСцепи 8 и значения напряжения на выходе запоминающего устройства срабатывает нуль-орган 6, выходной сигнал которого воздействием на вход 22 блока 17 устанавливает триггер 33. в состояние единицы, в результате чего прекращается подача импульсов генератора 34 через элемент И 36 на вход прямого счета реверсивного счетчика 37, через элемент И 35 импульсы генератора 34 поступают на вход обратного счета реверсивного счетчика 37, После заряда конденсатора КС-цепи 8 до уровня срабатывания нуль-органа 7 (момент 1 ) его выходным сигналом триггер 16 устанавливается в состояние единицы, под воздействием которой замыкается ключ 9 и начинается разряд конденсатора КС-цепи 8 через вход 26 блока 13 и элемент 39, на втором входе которого имеется потенциал логической единицы. На счетный вход счетчика 40 циклов поступает один импульс, под воздействием которого на третьем выходе дешифратора 41 устанавливается потенциал логической . .единицы, в результате действия которой на первый и второй лагические блоки 43-1, 43-2 на выходе 30 первого логического блока 43-1 сохраняется потенциал логического нуля, так как в данный момент времени на входе 28 блока 1.3, соединенном с первыми входами логических блоков 43-1 - 43-и имеется потенциал логического нуля, свидетельствующий о том, что С- С ) С 5 - С 4, а на выходе второго логйческого блока 43-2(выход 29) появляется потенциал лог гическок единицы, устанавливающий разряд регистра 14 с весом 2 " " в состояние единицы. В итоге на выходе ЦАП 15 установится напряжение, рав, ное 3/4 П . Поступлением выходного 7 .,11020 счетчик 40 циклов в нуль, в резуль- тате чего на первом выходе дешифратора 4 1 устанавливается потенциал логической единицы, поступающий на первый вход всех логическихблоков 43-1 - 43-п, в результате чего все5 выходы 29 блока 13 принимают уровень логической единицы устанавливающие все разряды регистра 14 в единицу, что соответствует максимальному значению напряжения на выходе ЦАП 15 (П ). Начинается экспоненциальный рост напряжения на конденсаторе интегрирующей КС-цейи 8 от произвольного уровня с максимальной скоростью до достижения этим напряжением уровня напряжения У , поступающего из запоминающего устройства 4 на второй вход нуль-органа. 7, под воздействием выходного сигнала которого триггер 1620 устанавливается в состояние единицы, замыкает ключ 9, через вход 26 блока13 и элемент И 39, на втором входе которого имеется потенциал логической единицы, на счетный вход счетчика 40 циклов поступает один имйульс, под воздействием которого на втором выходе дешифратора 41 устанав. ливается уровень логической единицы(а все остальные выходы дешифратора 41 находятся в состоянии логичесЭО кого нуля), в результате чего выходы 30 блока 13 принимают уровень логической единицы, устанавливающие все кроме старшего разряда регистра 14 в состояние нуль, что соответству- З 5 ет напряжению 1/2 Б на выходе ЦАП 15. Под воздействием сигнала выхода триггера 16 на вход 23 блока 17 триггер 33 и реверсивный счетчик 37 устанавливаются в нуль,на вход . 4 О прямого счета реверсивного счетчика 37 через элемент И 36, к второму входу которого подключен инверсный выход триггера 33, поступают импульсы генератора 34 тактовой частоты, 45 . а счет реверсивного счетчика 37 возможен только после снятия сигнала, устанавливающего его в нуль. На выходе 24 блока 17 устанавливается потенциал логической единицы, Разряд 5 О конденсатора КС-цепи 8 продолжается до достижения им уровня напряжения П, поступающего из запоминающего устройства 2 на вход нуль-органа 5 (момент С 4), по выходному сигналу, 55 которого триггер 16 возвращается .в состояние нуля, ключ 9 размыкается и триггер 38 блока 17 устанав 36 8ливается в нуль. Конденсатор КС-цепи начинает заряжаться по экспоненте,устанбвившимся значением которой является выходное напряжение ЦАП 15,равное в данный момент 1/2 П . Импульсная последовательность генератора 34 тактовой частоты, поступающаячерез выход 25 блока 17 на вход элемента И .18 ввиду того, что, в данныймомент времени выход 31 блока 13(4) Ео НХ 9. 11020импульса триггера 16 на вход 23 блока17 триггер 33 и реверсивный счетчик37 устанавливаются в нуль, а заднимего фронтом, появляющимся после срабатывания нуль-органа 5 выходнойУ5сигнал которого переводит триггер 16;в состояние нуля, разряд конденсатора КС-цепи 8 заканчивается, ключ9 размыкается и начинается зарядконденсатора КС-цепи по экспоненте,установившееся значение которой рав. но 3/4 У , триггер 38 устанавливается в нуль. Начинается следующий цикл преобразования.Причем вконце каждого цикла преобразованияна основе выходного сигнала блока 17(выход 24) блоком 13 вырабатываетеясигнал установки в нуль К-ого разряIда регистра 14, если с -( - В противном случае К-ый разряд останется в состоянии единицы. Следующийпо порядку уменьшения веса разрядарегистра 14 устанавливается в единицу,("пробное включение" разряда) подвоздействием потенциала логическойединицы соответствующего выхода 29блока 13.Работа АЦП продолжается до техпор, пока не установлен самый младший разряд регистра 14, а выходное30напряжение ЦАП 15 в этот моментвремени отличается от выходного напряжения Ц не больше, чем на эквиХвалент напряжения младшего разрядаЦАП 15,Это происходит задолго до дости 35жения входным напряжением Уесвоего установившегося значения Ох.После окончания и -го цикла выходным импульсом триггера 16 счетчик4040 циклов устанавливается в состояние и + 1, на выходе 31 блока 13появляется потенциал логической единицы и импульсная последовательностьс выхода 25 блока 17 через элемент И4518 поступает на счетный вход счетчика 19, который под воздействием выхода 32 блока 13 на и-ном циклепреобразования был устанОвцен в нуль.Содержимое счетчика 19 возрастаетдо момента срабатывания нуль-органа507 и, в дальнейшем не изменится, чтодостигается действием выхода инвертора 42, подключенного своим входом кпоследнему выходу дешифратора 41,на второй вход элемента И 39 блока 13,13 55Содержимое счетчика 19 обратнопропорционально искомому значениюпостоянной времени входного экспо 36 10ненциально возрастающего напряжения Цх, Выходные сигналы счетчика 19поступают на адресные входы постоянного запоминающего устройства 20,на выходных информационных шинахкоторого устанавливается код обратнойвеличины по отношению к той величине, код которой подан на его адресные входы. Блок 21 индикации, навходы которого поступают выходныесигналы постоянного запоминающегоустройства 20, индицирует значениепостоянной времени,Из описанного принципа работыАЦП и приведенной временной диаграммы видно, что для входного напряжения экспоненциальной формы можно заТЦ 2 1 (ПХ 01 (1 - В), (1) где У П - текущие значения экспо 1 ф 2ненциального напряженияподаваемого на вход АЦПв моменты времении С , зафиксированные взапоминающих устройствах 2 и 3;О - значение напряжения, ккоторому стремится экспоненциально возрастающее напряжениеТ - время задержки элементов 11 и 12 задержки;- исходное значение посХтоянной времени экспоненты, подаваемой навход АЦП.С другой стороны, для выработанного на выходе ЦАП 15 напряжения Ео, подаваемого на интегрирующую КС-цепь, 8, можно записатьк к Ц -П = (Е - У ) ( 1-е " ) , (2)2 1 0 1 где ь = К С - постоянная времени инэттегрирующей КС-цепи 8(-С ) - время между срабатыванием нуль-органов 5и 6 на К-ом цикле АЦП.Равенство временных интервалов г -=ю (3)к )-Г к к фкоторое с минимальным расхождением соблюдается после и-го цикла преобразования, означает, что11 11020.5 о 12С учетом уравнения (4) при К=п кода (адрес) в выходной код (инфорпреобразованием формул (1) и (2) мация), получим выражение Технико-.экономический эффект эаключается в том, что благодаря усков "Х ф "этФ -С 5 ренному определению установившегося;. И Изначения экспотенциально возрастаюСодержимое счетчика 19 в конце щего напряжения задолго до оконча- (П +1)-го такта преобразования (мо- ния переходного процесса, решенному мент времени С ) прямопропорцио- в АЦП Г 11, введением дополнительного нально интервалу времени (- С), 10 цикла преобразования, элемента И 18, вдвое большему интервала времени счетчика 19, постоянного запоминающе- (Г, - г. ), чем увеличивается точ- го устройства 20 и блока 21 индиканость ойределения длительности инции непосредственно может быть опретервала времени счетчика 19. Посто- делено значение постоянной времени янное запоминающее устройство 20 15 входного экспоненциального возрастаю - . осуществляет преобразование входного щего напряжения.17иг1102036игСоставитель А.Титоведактор Н.Джуган Техред О.Неце, Корректор, Г.Решетки Заказ 4782/43 Тираж 8 б 2 Подписное . ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 ал ППП "Патент", г. Ужгоро