Устройство для приема последовательного кода

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИН ЗС 5 ПС 08 С 1 ПИСАНИЕ ИЗОБРЕТЕ." Г К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) 1.Авторское свидетельство СССР 739654, кл. 0 11 С 19/00, 19762.Авторское свидетельство СССРР 743036, кл. 0 11 С 19/00, 1976.З.Патент Японии Р 54-27107,кл. 98 5 ) Г 3, опублик. 1979 (пртотип),(54)(57) 1, УСТРОЙСТВО ДЛЯ ПРИЕМАПОСЛЕДОВАТЕЛЬНОГО КОДЛ, содержащеев каждом канале преобразователь вход-,ного сигнала, входы которого подклю-чены к входам устройства, буферныйрегистр, информационные входы которо-.го объединены, выходы подключены ксоответствующим первым выходам устройства, о т л и ч а ю щ е е с ятем, что, с целью повышения надежности, быстродействия и расширения области применения устройства, в каждый канал введены мажоритарные элементы, адресные, первые и второй информационные выходы преобразователявходного сигнала соединены соответственно с первыми входами первых мажоритарных элементов, первыми входами вторых мажоритарных элементов ипервым входом третьего мажоритарногоэлемента, выходы первых мажоритарных элементов подключены к адреснымвходам соответствующих буферных регистров, выходы вторых мажоритарныхэлементов соединены с соответствующими объединенными информационнымивходами буферных регистров, выходтретьего мажоритарного элементаподключен к второму выходу устройства, первые и вторые входы первых,вторых и третьих мажоритарных элементов всех каналов соответственнообъединены. 2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что преобразователь входного сигнала содержит блок формирования сигнала, регистры, триггеры, счетчики, дешифраторы, элементы И, элементы ИЛИ, выход первого триггера подключен к первому входу первого регистра, выходы которого подключены к соответственно объединенным информационным входам второго регистра и первого дешифратора,выходы первого дешифратора подключены к объединенным соответственно информационным входам третьего регистра и первым входам вторых триггеров, выходы которых подключены к первым входам соответствующих первых элементов И, выходы которых подключены к соответствукщим входам первого элемента ИЛИ, выход второго элемента ИЛИ подключен к объединенным второму входу первого регистра, первому входу первого счетчика и первому входу блока Формирования сигнала, выход блока формирования сигнала подключен к первому входу второго элемента И, выход которого подключен к объединенным вторым входам первых элементов И и объединенным первым входам четвертых регистров, выходы четвертых регистров подключены к третьим входам соответствующих первых элементов И выходы первого счетчика подключены к соответствующим входам второго дешифратора, первый и второй выходы которого под" ключены соответственно к стробирунтщему входу первого дешифратораи вторым входам четвертых регистров, третий выход второго дешифратора подключен к стробирующему входу второго регистра, счетному входу третьего триггера и первому входу третьего элемента И, четвертый выход второго дешифратора подключен к первому входу четвертого триггера, выход108960 В которого подключен к второму входу третьего элемента И, ныход которсгоподключен к объединенным первомувходу второго счетчика и первомувходу пятого триггера, первые ныходы третьего регистра подключены кпервым входам соотнетстнующих четвертых элементов И, второй выходтретьего регистра подключен к объединенным первому входу пятого элемента И и второму входу второго элемента И, выход пятого элемента Иподключен к первому входу шестогоэлемента И, выход которого подключенк второму входу второго счетчика, выход которого подключен к объединенным счетному входу пятого триггера,третьему входу второго счетчика второму входу третьего регистра и вторым входам четвертых элементов И,выход пятого триггера подключен квторому входу шестого элемента И,шина логической единицы и шина логического нуля подключены соответственно к первому и нторому управляющему входу третьего триггера, выходы которого подключены к третьемувходу второго элемента И, соответст"венно объединенные первые и вторыевходы первого триггера и второгоэлемента ИЛИ, второй вход пятогоэлемента И, объединенные третийуправляющий вход третьего триггера,второй вход первого счетчика, второй вход пятого триггера, второйвход четвертого триггера, второйвход блока Формирования сигнала,вторые входы вторых триггеров и вторые входы четвертых регистров являются соответствующими первыми вхоИзобретение относится к автоматике и вычислительной технике и может быть использовано для приема и передачи дискретных сообщений,Известны устройства,цля приема информации, содержащие входные триггеры, соединенные с регистрами сдвига, выходы которых подключены к выходным шинам или к параллельным регистрам 13 и 21В известных устройствах разрядность регистра сдвига равна разрядности и количеству слоев принимаемого кода, что значительно усложняет устройства и снижает их надежность. Такие устройства не могут работать н мажоритированных системах при рассинхронизации между каналами, а в случае установки мажоритаров их чисдами преобразователя сигнала, выходы четвертых элементов И и выходы второго регистра являются соответственно адресными и информационнымивыходами преобразователя входногосигнала,3. Устройство по. п,2, о т л и ч а ю щ е е с я тем, что блок Формирования сигнала содержит мажоритарные элементы, Формирователи цмпульсон, элементы И, элемент ИЛИ, элемент НЕ, триггеры, выход элемента НЕ подключен к счетному входу первого триггера, первые и вторые выходы первого и второго триггера подключены к соответствующим входам первого и второго элементов И, выходы которых подключены соответственно к объединенным первым и вторым входам тре"тьего и четнертого триггера, выходы третьего и четвертого триггеров подключены соответственно к первым входам первого и второго мажоритарных элементон, вторые и перные входы которых соответственно объединены, выходы перво.о и второго мажоритарных элементов через соответствующие Формирователи импульсов подключены к соответствующим входам элемента ИЛИ, объединенные входы элемента НЕ .и счетный вход второго триггера, .объединенные управляющие входы первого и второго триггера подключены соответственно к первому и второму входам блока Формирования сигнала, выход элемента ИЛИ подключен непосредственно к выходу блока Формирования сигнала. 2ло равно числу слоев преобразуемого кода, что также значительно усложняет схему. Кроме того, такие устройства обладают довольно низкими Функциональными возможностями, так как не могут произнодить обмен в последовательном коде,Наиболее близким техническим решением к изобретению является устройство для приема последовательного кода, содержащее буферный регистр и блок преобразования входных сигналов, содержащий регистр сдвигасхему преобразования последовательного кода в параллельный), счетчик импульсон и элемент И. Каждый разряд буФерного регистра содержит элементы И ( вентильные схемы), а шина сдвига сдвигающего регистра подклю 1089608чена к входу счетчика, разрядность которого определяется разрядностью одного слова входного кода. По заполнению названного счетчика производится перезапись информации с регистра сдвига через трехвходовый элемент И на буферные регистры 31Однако такое устройство невозможно использовать в резервированных системах при рассинхронизациях между каналами, так как при рассинхронизации между каналами невозможна перезапись задним фронтом на буферный регистр через мажоритары, Кроме того, известное устройство работает по жесткой временной диаграмме, т.е.перезапись производится с регистра сдвига в первый буферный регистр, с первого буферного регистра - во второй и т.д. до достижения послед" него. В известном устройсве также возможно возникновение явления "гонок", поскольку запись информации в регистры формирования сигналов счетчика производится задним фронтом импульса сдвига.Известное устройство также не может производить обмен записанного кода последовательным кодом по уплотненной магистрали. Изложенное значительно снижает надежность, быстродействие и функцнональные возможности устройства. Цель изобретения - повышение надежности, быстродействия и расширение области применения устройства.Поставленная цель достигается тем, что в устройство, содержащее в каждом канале преобразователь входного сигнала, входы которого подключены к входам устройства, буферный регистр, информационные входы которого объединены, выходы подключены к соответствующим первым выходам устройства, в каждый канал введены мажоритарные элементы, адресные, первые и второй информационные выходы преобразователя входного сигнала соединены соответственно с первыми входами первых мажоритарных элементов, первыми входами вторых мажоритарных элементов и первым входом третьего мажоритарного элемента, выходы первых мажоритарных -элементов подключены к адресным входам соответствующих буферных регистров, выходы вторых мажоритарных элементов соединены с соответствующими объединенными информационными входами буферных регистров, выход третьего мажоритарного элемента подключен к второму выходу устройства, первые и вторые входы первых, вторых и третьих мажоритарных элементов всех каналов соответственно объединены.Преобразователь входного сигнала содержит блок формирования сигнала,регистры, триггеры, счетчики, демифраторы, элементы И, элементы ИЛИ,.выход первого триггера подключен кпервому входу первого регистра, выходы которого подключены к соответ ственно объединенным информационнымвходам второго регистра и первогодешифратора, выходы первого дещифратора подключены к объединеннымсоответственно информационным входам 10 третьего регистра и первым входамвторых триггеров, выходы которыхподключены к первым входам соответствующих первых элементов И, выходыкоторых подключены к соответствую щим входам первого элемента ИЛИ, выход второго элемента ИЛИ подключенк объединенным второму входу первого регистра, первому входу первогосчетчика и первому входу блока формирования сигнала, выход блока формирования сигнала подключен к нервому входу второго элемента И, выходкоторого подключен к объединенньмвторым входам первых элементов И к 25 объединенным первым входам четвертыхрегистров, выходы четвертых регистров подключечы к третьим входам соответствующих элементов И, выходыпервого счетчика подключены к соответствующим входам второго дешифратора, первый и второй выходы которого подключены соответственно кстробирующему входу первого дешифратора и вторым входам четвертыхрегистров, третий выход второго деЗ шифратора подключен к стробирующемувходу второго регистра, счетномувходу третьего триггера и первомувход третьего элемента И, четвертыйвыход второго дешифратора подключен 40 к первому входу четвертого триггера,выход которого подключеН к второмувходу третьего элемента И, выход котого подключен к объединенным первому входу второго счетчика и первому 45 входу пятого тРиггеРа, пеРвые выходытретьего регистра подключены к первым входам соответствующих четвертыхэлементов И, второй выход третьегорегистра подключен к объединенным 5 пеРВому входу пятого элемента И ивторому входу второго элементавыход пятого элемента И подключен кпервому входу шестого элемента И,выход которого подключен к второмувходу второго счетчика, выход кото-рого подключен к объединенным счетному входу пятого триггера, третьему входу второго счетчика, второмувходу третьего регистра и вторымвходам четвертых элементов И вы ход пятого триггера подключен квторому входу шестого элемента И,шина логической единицы и шина логического нуля подключены соответственно к первому и второму управляющему я входу третьего триггера выходы котосигнала; на фиг, 5 временная диаграм.учены к третьему входуэлемента И, соответственнонные первые и вторые входытриггера и второго элементарой нход пятого элемента И,нные третий управляющий. о счетчика, второй вход пятотриггера, второй вход четвертого триггера, второй вход блока формирования сигнала, вторые входы вторых триггеров и вторые входы четвертых регистров являются соотнетствующимипервыми входами преобразователя сигнала, выходы четветрых элементов И и выходы второго регистра являются соответственно адресными и информационными выходами преобразователя входного сигнала.Блок формирования сигнала содер" жит мажоритарные элементы, формирователи импульсов, элементы И, элемент ИЛИ, элемент НЕ, триггеры, выход элемента НЕ подключен к счетному входу первого триггера, первые и вторые выходы первого и второго триггера подключены к соответствующим входам первого и второго элементов И, ныходы которых подключены соответственно к объединенным перным и вторым входам третьего и четвертого триггеров, выходы третьего и четвертого триггеров подключены соответственно к первым входам первого и второго мажоритарных элементов, вторые и первые входы которых соответственно объединены, выходы первого и второго мажоритарных элементов через соответствующие формирователи импульсов подключены к соответствующим входам элемента ИЛИ, объединенные нход элемента НЕ и счетный вход второго триггера,объе- диненные управляющие входы первого и второго триггера подключены соответственно к первому и второму входам блока формирования сигнала, выход элемента ИЛИ является ныхоцом блока формирования сигнала.На Фиг, 1 показана функциональная схема устройства; на Фиг. 2 Функциональная схема преобразователя входных сигналон; на Фиг. 3- Функциональная схема блока Формирования сигнала; на фиг. 4 - временная,циаграмма работы блока формирования ма работы преобразователя входных сигналов.Устройство содержитсм. Фиг. 1) н каждом канале буферные регистры 1, мажоритарные элементы 2-4, преобразователи 5 входных сигналов, выход ,шина)6 преобразователя входного сигнала,нходы (шины) 7-11 преобразователя входного сигнала.Преобразователь входного сигнала ( фиг. 2) содержит триггеры 12-16,10 15 20 25 3 О 35 40 45 50 55 6 О 65 элементы ИЛИ 17 и 18, элементы И 1 24, счетчики 25-26, регистры 27-30, дешифраторы 31 и 32, блок 33 формирования сигнала, выходы 34-47 являются выходами отдельных блоков преобразователя входного сигнала.Блок Формирования сигналам.фиг.3) содержит элемент. НЕ 48, триггеры 49- 52, элементы И 53 и 54, мажоритарные элементы 55 и 56, формирователи 57 и 58 импульсов, элемент ИЛИ 59, выходы 60-65 являются выходами отдельных элементов блока Формирования сигнала.Устройство работает следующим образом.Входные сигналы в каждом канале преобразователя 5 входных сигналов поступают на шины 7 и 8 Вх, "1"и "0" в последонательности, указанной на Фиг. 5. Сигнал, поступающий по шине 9 ПУСК, устанавлинает счетные элементы схемы в исходное положение, 1 аким образом, после прохождения сигнала ПУСК нходные сигналы запоминаются по переднему фронту входным НБ-триггером 13 и, складываясь на входном элементе ИЛИ 18, задним фронтом сдвигают информацию с выхода ЯБ-триггера 13 н регистре 27 сдвига и одновременно подсчитываются счетчиком 35 импульсон, состояние на, выходах которого определяется количеством битов поступившей информации, Далее в зависимости от числа поступивших импульсов производится дешифровка состояний счетчика 25 импульсов дешифратором 31 команд, на стробирующем входе которого производится задержка. равная времени успокоения переходных процессов в устройстве (практически около 0,3 мкс).При прохождении УС по окончанию адресной посылки) Формируется сигнал на выходе 38, стробирующий дешифра.- тор 32 адреса, на выходах которого формируется сигнал, соотнетствуниций адресу буферного регистра 1 или регистра 30 чтения,Одновременно н последний самостоятельный разряд этого регистра записывается сигнал записи или чтения, В режиме записи устройство производит 1 запись информации информационных слоев ИС,- ИС)н буферные регистры 1, а в режиме чтения производится перезапись информации с этих регистров на регистры 30 чтения и считывание информации через выходной элемент 4. В режиме записи выбранный импульс ИС на выходе 41 при помощи дешифратора 31 команд опрокидывает Формирующий ББ-триггер 15, разрешая прохождение сигнала с выхода 40, предназначенного для установки в исходное состояние счетчика 26 частоты и счетного триггера 14, черезэлемент И 23. Как видно из фиг. 5,импульс на выходе 40 формируетсяпоследним импульсом УС, ИС, т,е.установка счетчика 26 частоты и счетного триггера 14 осуществляется последним импульсом ИС- ИС на выходе44. В этом случае элемент И 23 открывается ( в режиме записи первыйэлемент И 20 открыт сигналом с выхода 34 эап/чт) и импульсы входнойчастоты поступают с шины 10 на вход 10счетчика 26 частоты, Обычно этотсчетчик строится на Р-триггерах ивремя Формирования сигнала на выходе 45 определяется 15( 1) т (и Ч+ 1 ) где и ч - число разрядов счетчика 26 частоты Т - период следования импульсов входной частоты. Длительность импульса на выходе 45 в счетчике равна( 2) 25 где С - длительность импульсавходной частоты.Задний фронт импульса на выходе 45, период которого равен С 7+ 7 щ устанавливает в состояние "0" счетный триггер 14, прекращая поступление импульсов входной частоты на счетчик 26 частоты. ЗО Далее цикл повторяется до достижения регистром 29 адреса величины 65Импульс на выходе 45 стробирует 35 выход регистра 29 адреса, т,е, вы.ходные элементы И 24, на выходе которых Формируется соответствующий сигнал А 1, А 2 или Ап , который проходя через мажоритарные элементы 3 4 О адреса, стробирует буферные регистры 1 в зависимости от адреса, запоминаемого в регистре 29 адреса. Информация, записываемая в буФерные регистры 1, определяется содержимым 45 регистра 28 памяти, в который импуль" сом с выхода 40 (см. Фиг. 5) записывается информация с регистра 12 сдвига, Эта информация, проходя через информационные мажоритарные элементы 2, поступает на вход буферных регистров 1 и переписывается на них задним фройтом импульса с выхода 45. Одновременно задний фронт импульса с выхода 45 продвигает инфор- мацию адреса, записанную в регист ре 29, на один разряд вправо, Таким образомпри поступлении следующего ИС информация перепишется в буферный регистр 1 +1 ( 1- порядковый номер буферного регистра 1, определяемого 60 начальным адресом в дешифраторе 32 адресов). п(п - максимальный адрес буферного регистра 1).Устройство может работать как отодного информационного алова ИС, таки .н режиме записи нескольких ИС (садреса А 1 до Ап).В этом случаебыстродействие устройства повышается на величинуК= п 1-1 (3)где и- количество посылаемых ИС.Длительность импульса на выходе45 перекрывает практически любуюрассинхронизацию между каналами впоступлении входной информации, чтоочень важно при работе в дистанционных системах,В режиме чтения в УС поступаетпризнак ЧТЕНИЕ (ЧЗа 4который запрещает прохождение импульсов черезпервый элемент И 20, Импульсом навыходе 39 производится запись информации с буферных регистров 1 черезшины 11 чтения,подключенные к выходам буферных регистров 1 каналовпреобразователей 5 входных сигналовв регистры 30 чтения. В зависимостиот того, с какого буферного регистра 1 необходимо произвести чтение,адресная посылка в УС дешифруетсядешифратором 32 адреса и устанавливает в состояние "1" соответствующий НБ-триггер 16 адреса, Эти триггеры открывают соответствукщие элементы И 19. Далее через блок 33 Формирования сигнала и элемент И 22с выхода элемента ИЛИ 18 на вход регистров 30 чтения поступают импульсы сдвига, которые, сдвигая инфромацию, одновременно поступают на входы элементов И 19, считывая информацию с выходов регистров 30 чтенияв зависимости от того, какой ВЯ-триггер 16 адреса установлен в состояние "1".Считывание информации как в режиме чтения, так и в режиме записи про.изводится как с определнного буферного регистра 1, так и начиная с любого 1-го регистра до последнегопосылками ИС (словами без сопровождения ПУСК). Информация чтения собирается на многовходовом элементе ИЛИ17 и через шину 6 и выходной элемент 4 поступает на выход устройства. В зависимости от требований,предъявляеьых к системам, выходнойэлемент 4 может представлять собойобычный согласующий элемент ( например, магистральный усилитель) приработе канал в канал или мажоритарный элемент в случае необходимостимажоритирования. От режима работы(поканальный или мажоритарный режим)блок 33 формирования сигнала такжеможет представлять собой или обычныйФормирователь импульсов для обеспе"чения работы устройства на длиннуюлинию в первом случае, или схему, 1089608 10приведенную на фиг. 3, во второмслучае,при необходимости передачи резервированных сигналов при большихвременах рассинхронизации между поступлением входной инФормации блок33 Формирования сигнала при помощисчетных триггеров 49 и 50 тактов,элемента НЕ 48 и элементов И 53 и54 формирования тактов формирует изпоследовательности входных импульсов 1 Отактовую частоту (см. Фиг. 4), которая управляет ВБ-триггерами 51 и 52тактов, после чего мажоритируетсяэлементами 55 и 56 формирования тактов ( Фиг. 4). Далее эти импульсы Формируются по длительности Формирователями импульсов и, объединяясь навыходном элементе ИЛИ 59 тактов, поступают для чтенияинформации с регистров 30 чтения. 2 ОТакое пострение блока 33 Формирования сигнала при работе на мажоритированный выходной элемент 4 позволяет обеспечить работу в режиме чтеия при рассинхронизации входной инормации, практически равной периоду входной частоты.Введение в схему счетчика 26 частоты, счетного триггера 14,. Формирующего ББ-триггера 15, дешифратора 31команд, НБ-триггера 13, выходных эле- Зоментов И 24, регистра 28 памяти, информационных мажоритарных элементов2 и мажоритарных элементов 3 адресаповышает более чем на два порядканадежность устройства, обеспечив 35 при этом нормальную его работу призначительных величинах рассинхронизации между каналами ( в среднем довеличины равной длине ИС). Введениедешифратора 32 адреса и регистра 29адреса позволяет повысить быстродействие схемы причем повымениебыстродействия зависит от количестваИС и увеличивается с их увеличением( обычно быстродействие увеличиваетсяна величину) 5= п 1 (4) где и 1 - количество посылаемыхИС.Введение НБ-триггеров 16 адреса, элементов И 19 чтения, регистров 30 чтения, регистров ЗО чтения и много" входового элемента ИЛИ 17, Э+ К- триггера 12 позволяет осуществить съем информации, записанной в буферные регистры 1, на высокочастотную магистраль, что расширяет Функциональные возможности устройства, при" чем при съеме информации также повы- шается быстродействие на величину (4)Кроме того, введение счетных триггеров 49-50 тактов, ВБ-триггеров 51 и 52, мажоритарных элементов 55 и 56, Формирователей 57 и 58 импульсов, элемента ИЛИ 59 и элемента НЕ 48 позволяет осуществить нормальную работу устройства в случае мажоритирования при разбросах времени поетуплений входной информации.