Устройство для передачи информации

(21 (22 (46 24 юча,с втоерезго ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ ОПИСАНИЕ ИЗОБ К АВТОРСКОМУ СВИДЕГЕЛЬСТ(56) 1. Авторское свидетельство СССРВ 746673, кл. С 08 С 19/28, 1977.2. Авторское свидетельство СССР9 765859, кл. С 08 С 19/28, 1978(прототип),54)(57) УСфХфРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНФОРМАЦИИ, содержащее синхронизатор,первый выход которого соединен спервым входом коммутатора, вторыевходы которого соединены с входамиустройства, выход коммутатора соеди-нен с первым входом формирователясущественных отсчетов, первый выходкоторого соединен с первым входомблока буферной памяти, второй выход,Формирователя существенных отсчетовсоединен непосредственно с входбмформирователя импульсов записи ипервым управляющим входом переключателя адреса и через первый счетчик с первым входом блока вычитанияи первым информационным вяодом переключателя адреса, выход которогосоединен с вторым входом блока буферной памяти, второй счетчик, выходкоторого соединен с вторым входомблока вычитания и вторым информационным входом переключателя адреса,второй выход синхронизатора соединен с вторым управляющим входом пе.реключателя адреса и входом Формирователя импульсов считывания, выход которого соединен с первьы входом формирователя кадра, выход которого соединен с выходом устройства, о т л и ч а ю щ е е с я тем,что, с целью повышения информационной гибкости, в него введены блокпамяти, регистр адреса и информации,третий счетчик, элементы ИЛИ, эле 1012311 мент ИЛИ-НЕ, ключи, инверторэлементы задержки и шина управления,выход блока буферной памяти соединен с первым входом первого ключаи информационным входом регистраадреса и информации, адресный иинформационный выходы которого соединены с первым и вторым входами.блока памяти, выход которого соединен с первым входом второго ключа, выходы первого и второго ключей .соединены с входами первого элемента ИЛИ, выход которого соединен свторым входом формирователя кадра,выход формирователя импульсов.записи соединен с первым вхОдом второго элемента ИЛИ, управляющим входом регистра адреса и информациии через первый элемент задержкис третьим входом блока буферной памяти, выход Формирователя импульсов считывания соединен с третьимвходом блока памяти и вторым входомвторого элемента ИЛИ, выход которого соединен с четвертым входом бло"ка буферной памяти, первый и второйвыходы блока вычитания соединены спервыми входами соответственно третьего и четвертого ключей, выходчетвертого ключа соединен с вторымвходом формирователя существенныхотсчетов, второй вход Объединен спервым входом элемента ИЛИ-НЕ и подключен к шине управления, выход элемента ИЛИ-НЕ соединен с вторым входом третьего ключа, выход которогосоединен с первым входом третьего,счетчика, первый выход которого соединен с,четвертым входом блока памяти, второй выход третьего счетчика соединен непосредственно с первыми входами пятого и шестого ключей и вторым входом второго клчерез второй элемент задержкирым входом элемента ИЛИ-НЕ и чинвертор с вторым входом первоключа и первым входом седьмого клвча, второй. выход синхронизатора соединен с пятым входом блока памяти,вторым входом седьмого ключа и вторым входом пятого ключа, выход которого соединен с вторым входомтретьего счетчика, выходы шестого и седьмого ключей соединены с входами второго элемента ИЛИ, выходкоторого соединен с входом второгосчетчика, шестой вход блока памятии второй вход шестого ключа объединены и подключены к второму выходуформирователя существенных отсчетов.Йзобретение относится к измерительной информационной технике и может быть использовано в измерительных информационных системах с сокращением избыточности информации. 5Известно устройство для передачиинформации, содержащее синхрониза, тор, решающий блок, включающие бло"ки управления записью и считыванием, блок вычитания, блок накопителя Ябуферной памяти. Устройство производит сокращение избыточности и выделяет существенные сигналы, по которым можно с требуемой точностью восстановить измеряемые процессы ипередать их с дополнительной служебной информацией на приемную сторону 1.Однако в указанном устройстве необеспечивается равенство среднейчастоты записи слов с существенными сигналами и частоты считывания.Не обеспечивается также точного восстановления измеряемых процессов врежиме ускоренного воспроизведенияв промежутки времени от момента начала цикла считывания до появленияпервого существенного сигнала рас, сматриваемого датчика. Последнийнедостаток делает практически невозможным применение устройства в режиме ускоренного воспроизведения.Наиболее близким к предлагаемому является устройство для передачиинформации, содержащее синхронизатор,первый выход. которого подключен кпервому входу коммутатора, вторыевходы которого являются входамиустройства, а выход соединен с первым входом решающего блока, первыйвыход которогоподключен к первому 40 входу блока накопителя буферной памяти, а второй выход соединен со входом включающего блока управления записью, со входом формирователя импульсов записи и с пеРвым вхо дом переключателя адреса, выход ко-, торого подключен ко .второму входу блока накопителя буферной памяти, а второй вход соединен с выходом включающего блока управления записью и с первЪю входом блока вычитания, второй вход которого подключен к выходу включающего блока управления считыванием н к третьему входу переключателя адреса, четвертый вход которого соединен со вторым выходом синхронизатора и со входом формирователя импульсов считывания, выход которого подключен к первому входу блока форьырования выходного кода, выход которого является выходом устройства.В описанном устройстве устанавливается код максимально возможной ошибки, обеспечивающий среднюю частоту записи слов с существенными сигналами, равной частоте считывания, устанавливаемой синхронизатором Г 23.Однако область применения данного устройства является узкой. Оно не может обеспечить ускоренной выдачи запомненной информации с частотой, существенно превышающей частоту записи, так как максимально возможная частота считывания равначастоте переключения коммутатора. Между тем режим ускоренного воспроизведения необходим для ряда объектов измерения, в которых сокращение избыточности необходимо для сокращения времени сеанса связи, во время каждого из которых необходимо надежно принять всю накопленную между сеансами связи информацию (и, даже возможно принять несколько раз).Цель изобретения - расширение области припенения устройства за счет обеспечения возможности функционирования его в режиме ускоренного воспроизведения.Поставленная цель достигается тем, что в устройство для передачи информации, содержащее синхронизатор, первый выход которого соединен с первым входом коммутатора, вторые входы которого соединены с вяодами устройства, выход коммутатора соединен с первым входом формирователя существенных отсчетов, первый выход которого соединен с первым входом блока буферной памяти, второй выход формирователя существенных отсчетов соединен непосредственно с входомблока памяти, вторым входом седьмогоключа и вторым входом пятого ключа,выход которого соединен с вторым входом третьего счетчика, выходы шестого и седьмого ключей соединены свходами второго элемента ИЛИ, выходкоторого соединен с входом второгосчетчика, шестой вход блока памятии второй вход шестого ключа объединены и подключены к второму выхо-.ду формирователя существенных отсчетов.На чертеже представлена стуктурная схема предлагаемого устройствадля передачи информации,Устройство содержит шину 1 управления, ключ 2, элемент ИЛИ-НЕ 3,ключ 4, коммутатор 5,.синхронизаторб, формирователь 7 существенных отсчетов, блок 8 буферной памяти, первый счетчик 9 (включающий блок управления записью), переключатель 10адреса, формирователь 11 импульсовзаписи, элемент ИЛИ 12, регистр 13адреса и информации, элемент 14 задержки, блок 15 памяти, элемент 16.задержки, счетчик 17, ключи 18, 19,и 20, инвертор 21, ключи 22 и 23,элемент ИЛИ 24, счетчик 25 включающий блок управления считыванием),формирователь 26 импульсов считывания, формирователь 27 кадра, элемент ИЛИ 28 и блбк 29 вычитания.Схема формирователя 7 существенных отсчетов определяется методомвыделения существенных отсчетов. Впростейшем случае выделения существенных отсчетов по способу предсказания нулевого порядка формирователь7 включает (на чертеже не показаны)приемный регистр, на который поступает код величины сигнала соответствующего датчика из коммутатора, блокоперативной памяти, в котором хранятся коды существенных сигналов длякаждого датчика, и вычитатель, навходы которого поступают значениякода величины сигнала датчика и кодвеличины существенного сигнала изячейки оперативной памяти, адрескоторой. определяется номером датчика, Вычитатель находит величину модуля разности и сравнивает ее с до-.пустимой, хранящейся в специальномрегистре, входящим также в формирователь 7. Если модуль разности боль"ше допустимой величины, выделяетсяимпульс, по которому в ячейку оперативной памяти с номером датчиказаписывается код величины сигнала,Первым выходом формирователя 7 является выход параллельного кода изприемного регистра, а вторым выходом - выход вычитателя, на которомформируется импульс для изменениясодержимого ячейки оперативной па"мяти. Кроме входа, на который посту. формирователя импульсов записи и первым управляющим входом переклю чателя адреса и через первый счетчик с первым входом блока вычитания и первым информационным входом переключателя адреса, выход которо 5 .го Соединен с вторым входом блока буферной памяти, второй счетчик, выход которого соединен с вторым входом блока вычитания и вторым информационным входом переключателя адреса, второй выход синхронизатора соединен с вторым управляющим . входом переключателя адреса и входом формирователя импульсов считывания, выход которого соединен с 15 первым входом формирователя кадра, выход которого соединен с выходом устройства, введены блок памяти, регистр адреса и информации, третий счетчик, элементы ИЛИ, элемент ИЛИ 20 ИЛИ-НЕ, ключи, инвертор, элементы задержки и шина управления, выход блока буферной памяти соедйнен с . первым входом первого ключа и информационным входом регистра адреса и . 25 информации, адресный и информационный выходы которого соединены с первым и вторым входами блока памяти,выход которого соединен с первым входом второго ключа, выходы первого,З и второго ключей соединены с входами первого элемента ИЛИ, выход которого соединен с вторым входом формирователя кадра,.выход формирователя импульсов записи соединен с первым входом второго элемента ИЛИ, управляющим входом регистра адреса и информации и через первый элемент задержки с третьим входом блока буферной .памяти, выход формирователя импульсов считывания соединен с тре тьим входом блока памяти и вторым входом второго элемента ИЛИ,.выход которого соединен с четвертым входом блока буферной памяти, первый и второй выходы блока вычитания соединены 45 с первыми входами соответственно третьего и четвертого ключей, выход четвертого ключа соединен с вторым вхо- дом формирователя существенных отсчетов, второй вход объединен с первым входом элемента ИЛИ-НЕ и подключен к шине управления, выход элемента ИЛИ-НЕ соединен с вторым входом третьего .ключа, выход которого соединен с первым входом третьего счетчика, первый выход которого соединен ,с четвертым входом блока памяти, второй выход третьего счетчика соединен непосредственно с первыми входами пятого и шестого ключей и вторым входом второго ключа, через второй элемент задержки с вторым входом элемен- та ИЛИ-НЕ и через йнвертор с вторым входом первого ключа и первым входом седьмого ключа, второй выход синхронизатора соединен с пятым входом 65на который поступает код допустимой величины максимальной ошибки исигнал требования на ее замену вуказанном выше специальном регистре. При поступлении такого сигналана первом выходе Формирователя формируется код величины допустимоймаксимальной ошибки, снабженный осо Обым (например нулевым) номером датчика, а на втором выходе появляется .импульс требования на запись. не показаны), например, счетчик до величины общего числа .датчиков, высокоточные аналоговые переключатели, управляемые сигналами счетчика и выделяющие сигнал датчика, имеющего номер, сформированный в счетчике, аналого-цифровой преобразователь,. 20 определяющий код величины сигнала датчика. На выходе коммутатора 5 формируется код номера датчика (из счетчика) и код величины сигнала датчика (из аналого-цифрового преобра зователя).Ключи, например, выполнены, как комплекс элементов И, один из входов которых подключен к общей шине, на которую заведен вход управления. На .Зр второй вход элементов И заводятся коммутируеваюе коды.формирователь 27 кадра выполнен, например, в виде сдвигового регистра. На первый вход его одаеся им" З 5 пульс, по которому в сдвиговый ре- гистр заносится код, сформированный на втором входе формирователя 27. В дальнейшем при сдвиге этот код .преобразуется иэ параллельного в последовательный и подается в передатчик,иэ которого сигналы следуют непосредственно в канал связи.Элемент 14 задержки. заднего фронта выполнен, например, на одновибраторе. Элемент 16 задержки выполнен",45 например, в виде комбинации двух одновибраторов: один для сдвига заднего фронта входного импульса, другой дпя сдвига переднего фронта.Переключатель 10 адреса выполнен, 50 например, в виде ряда схем И-ИЛИ, у которых к одному из элементов И подключен определенный разряд счетчика 9 и сигнал управления подключением адреса записи, а ко второму элемен ту И подключен тот же разряд счетчика 25 и сигнал управления подключением адреса считывания. Первый иэ режимов - обеспечиваю; щий среднюю частотузаписи слов с существенными сигналами равной частоте считывания - характеризуется наличием потенциала логической "1 ф на шине 1 управления. Этот потенциал открывает ключ 2 и попадает на вход элемента ИЛИ-НЕ 3. Таким образом, на выходе этого элемента формируется потенциал логического "Оф, закрывающий ключ 4.Рассмотрим процесс записи слов с существенными отсчетами.Входными сигналами устройства являются выходные. сигналы датчиков, из которых для обеспечения временной привязки параметров хотя бы один должен быть датчикам времени (таймером). Сигналы с датчиков,поступают на коммутатор 5, переключающий по сигналам с общего синхронизатора 6. После каждого переклю-чения сигналы с очередного датчика поступают на формирователь 7, где происходит выделение существенных отсчетов, по которым на приемной стороне можно с требуемой точностью, восстановить все измеряеьне процессы. Каждый иэ существенных отсчетоЬ снабжен в формирователе 7 кодом номера датчика. Для обеспечения временной привязки используются сигналы таймера, записываемые с определенными группами существенных отсчетов (или даже с каждым существенным отсчетом).Таким образом, на выходе формирователя 7 образуются слова с существенными отсчетами; поступающие на информационные входы блока 8 буферной памяти. Если Формирователь 7 выделил слово с существенным отсчетом, на втором (служебном) выходе формирователе 7 формируется импульс требования на запись, который подапает код величины сигнала и номерадатчийа, формирователь 7 имеет вход,Коммутатор 5 включает (на чертеже формирователи,11 и 26 импульсов записи .и считывания выполнены, напри-бО мер, в виде одновибратора, уменьшающего длительность входного импульса. Одновибратор подключен к дифференцирующему элементу, выделяющему сигнал, синФазный заднему фронту,сигна- Я ла одновибратора. Дифференцирующий элемент подключен к усилителю-формирователю, который выдает импульс с параметрами, необходимыми для обеспечения нормальной работы устройства.Блок 8 буферной памяти выполнен ,на стандартных микросхемах К 565 РУЗА (аналогичным таким микросхемам, как К 565 РУ 1 А или К 507 РУ 1 А/.Блок 15 памяти представляет собой накопитель памяти на стандартных миксхемах, снабженный переключателем адреса и усилителями-формирователями импульсов.Остальные элементы и блоки, входящие в состав устройства, являются стандартными и не требуют особых пояснений.Работа устройства для передачи информации происходит в двух основных режимах.ется на вход счетчика 9, содержимое которого после поступления импульса требования на .запись увеличиваетсяна единицу. Импульс требования назапись, кроме того, поступает напервый управляющий вход переключателя 10 адреса, в результате чего на его выходе, подключенном к адресному входу блока 8, буферной памяти,формируется код адреса записи нэсчетчика 9. Далее импульс требования на запись подается на формирователь 11 импульсов записи, в котором иэ переднего Фронта поступившего импульса, задержанного на определенное время, формируется узкий(по сравнению с импульсом требования на запись) импульс, поступающий на элемент ИЛИ 12 и на управляющий вход регистра 13. После прохождения элемента ИЛИ 12 импульс попадает на вход управления считыванием (в регистр адреса подается номер датблока 8 буферной памяти. При этомпроисходит считывание существенногоотсчета из блока 8 буферной памятив регистр 13 адреса и информации 25 чика, а все остальные разряды слова , с существенными сигналами поступают в регистр информации). Выходы разрядов регистра 13 адреса и информации 30 подключены соответственно с адресным входам записи и информационным входом блока 15 памяти. Из импульса требования на запись и сигнала, выданного Формирователем 11 импульсов З 5 записи, Формируется управляющий сигнал, по которому код из регистра 13 запоминается в ячейке блока 15 памяти, код номера которой также хранится в Регистре 1 3 Импульс с вы 40 хода Формирователя 11 импульсов за-.писи проходит элемент 16 задержки на время, достаточное для считывания в регистр 13, и поступает на вход управления записью блока 8 буФерной памяти. При этом происходит 45 запись слова .в ячейку блока 8 буфер-ной памяти, номер которой определя-,ется содержимым счетчика 9,т.е. именно в ту ячейку, предыдущее содержимое которой .было считано непосред ственно перед этим в регистр 13.Таким образом, в ячейки с последовательно увеличивающимися номера ми Юлька 8 буферной памяти заносятся все слова с существенными отсчета,ми, Перед каждой записью содержимое ячейки, в которую должно быть записано слово с существенным отсчетом, переносится в блок 15 памяти. При этом запись производится 60 .в йчейку с номером, соответствующим номеру датчика, а сам этот номер может не запомниться. Т.е. для каждого датчика в блоке 15 памяти запо- минается код последнего иэ сущест- д енных отсчетов, исчезнувшего из блока 8 буферной памяти вследствие обновления содержимого соответствующей ячейки.Для анализа процесса считывания нэ блока памяти и формирователя вы.ходного кода необходимо установить, какие нз клвчей открываются в режиме, обеспечивающем среднюв частоту записи существенных отсчетов, равной частоте считывания, а также в чем состоят условия открывания каждого ключа.В .рассматриваемом режиме ключ 2, как указывалось выше, открыт, а ключ 4 - закрыт. Выход ключа 4 под ключен ко входу начальной установки счетчика 17, т.е. поскольку лвч 4 закрыт, на счетчик 17 начальная. установка не подается. У счетчика 17 имеется два выхода: на-первом нэ них формируется двоичный код числа .импульсов, подаваемых на его счетный вход, а на втором (управляющем) выходе сигнал логическогофОф появляется после поступления на счетный вход количества .импульсов, равного числу датчиков.1При любом другом содержимом на этом выходе оказывается сигнал логической ф 1 ф. Такой выход у счетчика 17 организуется очевидным образом: достаточно соединить пряэие (или инверсные) выходы его триггеров через наборное поле (или кроссиррвку) со входами элемента И-НЕ. Тогда на выходе этого элемента будет присутствовать необходимый управляющий сиг" нал. Этот второй (управляющий) сигнал подключается, в частности, ко входам управления ключей 18, 19 и 20 и ко. входу инвертора 21, выход- ной сигнал которого подается на входы управления ключей 22 и 23. Через ключ 18 на счетный вход счетчика 17. поступают импульсы синхронизатора 6, частота которых определяет частоту считывания существенных отсчетов для передачи на приемнув сторону. Каково бы не было первоначальное (после включения) содержимое счетчика 17, после поступления определенного числа импульсов,синхронизатора 6 в счетчике 17 установится содержимое, при которрм на его вто- ром выходе появляется запрещающий нулевой потенциал. После этого ключ 18 закрывается, и дальнейшее.прохождение импульсов на счетный вход счетчика 17 прекращается, а на его втором выходе оказывается неизменныйнулевой потенциал. Этот потенциалзакрывает ключи 18, 19 и 20 и вызывает формирование единичного разрешающего сигнала на выходе инвертора21. Этот сигнал, в свою очередь,открывает ключи 22 н 23,Однако, кроме данного режима, 4 О предлагаемое устройство для передачи информации может обеспечивать ускоренную выдачу запомненной информации с частотой, существенно превышающей частоту записи. Режим ускоренной выдачи запомненной информации характеризуется тем, что час-.тота импульсов, выдаваемая синхронизатором б на переключение коммутатора 5, оказывается меньше, чем частота импульсов на другом выходе синхронйзатора б (частота импульсов требования на считывание).В указанном режиме на шине 1 управления присутствует потенциал логического фОф, Он может формироваться по внешней команде или же с помощью какого-либо дополнительного блока сравнения частот на выходах синхронизатора б, Потенциал логического "0" на шине 1 закрывает ключ 60 2, что означает постоянство максимально возможной ошибки, устанавливаемой для формирователя 7Таким образом, в данном режиме немогут формироваться служебные слова, 65 свидетельствующие об изменении веТаким образом, в рабочем состоянии дйя режима, обеспечивающего равенство средней частоты записи су .щественных отсчетов о частотой считывания; открыты ключи 2, 22 и 23 изакрыты ключи 4,18, 19 и 20.Рассмотрим процесс считывания вданном режиме.Как указывалось выше, синхронизатор б выдает с постоянной частотойимпульсы требования на считывание,Каждый такой импульс поступает навход блока 15 памяти, где по немупроизводится выбор .ячейки для считы 1вания, код номера которой определяется содержимым счетчика 17 (в дан"ном режиме - постоянным). Импульстребования на считывание происходитчерез открытый ключ 22 и элементИЛИ 24 на вход счета счетчика 25,после чего содержимое этого счетчикаувеличивается на единицу, Кроме того, импульс требования на считываниеподается на второй управляющий входпереключателя 10 адреса, в результате чего на адресный вход блока 8 бу. -ферной памяти подается содержимоесчетчика 25. Также импульс требова-ния на считывание поступает на входформирователя 26 импульсов считывания, в котором из переднего фронтаимпульса, задержанного на определенное время, формируется узкий импульс,подаваемый на блок 8 буферной памяти, на блок 15 памяти и на формирователь выходного кода. При этом навыходах блоков 8 и 15 памяти появ-ляется код считанных. слов. Однако,поскольку ключ 19 закрыт, а ключ 23открыт, на информационный вход Формирователя 27 кадра всегда поступает существенный отсчет с выхода блока 8 буферной памяти. Это слово передается в формирователь 27 через открытый ключ 23 и через элемент ИЛИ 28.Таким образом, стробом с выхода формирователя 26 импульсов считывания в формирователь 27 выходного кода переписывается слово с существенным отсчетом, хранящееся в ячейке блока 8 буферной памяти по адресу, код которого установлен счетчиком 25. Из Формирователя 27, кадра информация поступает непосредственно в канал связи с приемной стороной. ГСодержимое счетчиков 9 и 25 поступает в блок 29 вычитания, где определяется число запомненных и не считанных из блока 8 буферной памяти слов, содержащих существенные отсчеты.В зависимости от этого числа, на-, зываемого заполнением, блок 29 вычитания устанавливает допустимое значение максимально возможной ошибки для формирователя 7. Это значение передается в,формирователь 7 через открытый ключ 2. Прн этомпри заполнении, равном общему числу ячеек блока 8 буферной памяти,значение максимально возможной ошибки должно определяться областью допустимых значений параметров, апри нулевом заполнении (для обеспечения принудительной существенности) максимально возможная ошибкадолжна быть отрицательной величиной. При изменениях величины максимально возможной ошибки в устройстве может быть предусмотрено формирование специального служебного слова, содержащего код величийы мак симально возможной ошйбки, полученный в результате данного изменения.Такое служебное слово запоминаетсяв блоках 8 и 15 полностью аналогичнослову с существенными отсчетами. На 20 приемной стороне служебные слова можно выделить по их адресной части,которая не должна совпадать ни содним иэ номеров датчиков. Блок 29вычитания имеетвторой выход, на 25 котором формируется высокий управляющий сигнал при равенстве содержимого счетчиков 9 и 25, однако этотсигнал попадает только на закрытыйключ 4 и не может оказать воздействия на работу устройства.Таким образом, в рассматриваемомрежиме всегда устанавливается (и может передаваться) код максимальновозможной ошибки, обеспечивающий З 5:равенство средней частоты записислов с существенными отсчетами ичастоты считывания, устанавливаемой синхронизатором 6.личины максимальной ошибки. Поэтому в режиме ускоренной выдачи процесс записи слов с.существенными отсчетами полностью аналогичен рассмотренному выше процессу в режиме, обес печивающем равенство частот записи и считывания, а значит повторно процесс записи не рассматривается. В результате этого процесса в ячейки блока 8 буферной памяти заносятся все существенные отсчеты, причем при каждой новой записи обновляется содержимое тай ячейки, в которую запись существенных отсчетов производилась раньше всего. Перед каждой записью содержимое ячейки, в которую 15 должна быть проведена указанная запись,считывается и переносится в блок 15 памяти в ячейку, соответствующую номеру датчика, выдавшего существенный сигнал (код номера датчи ка при этом может не запоминаться), т.е. для каждого датчика в блоке 15 памяти запоминается код последнего из существенных отсчетов, изчезнувшего иэ блока 8 буферной памяти 25 вследствие обновления содержимого соответствующей ячейки.Рассмотрение процесса считывания иэ блоков памяти и формирователя выходного кода начинают с момента на-, З 0 чала цикла считывания, когда в результате ускоренного (по сравнению с записью) считывания содержимое счетчика 25 .делается равным содержимому счетчика 9. При этом на выходе блока 29 вычитания, подключенном через отКрытый ключ 4 ко входу началь 40 45 50 Если до окончания передачи содержимого блока 15 памяти произойдет формирование и запоминание нового существенного отсчета (или нескольких сигналов), то импульс требования на запись вызовет не только увеличение на единицу содержимого счетчика 9, но и, пройдя через открытый ключ 20 и элемент ИЛИ 24, увеличит на единицу содержимое счетчика 25..Поскольку ключ 22 при этом закрыт, и другим путем содержимое счетчика25 измениться не может, на втором выходе блока 29 вычитания сохраняется высокий потенциал, свидетельст-, .вующий о равенстве содержимого счет чиков 9 и 25. Однако этот потенциал 55 ной установки счетчика 17, формирует-. ся сигнал, обнуляющий счетчик 17.При этом на первом выходе счетчика17 появляется код, определяющий номер первого из датчиков (напримертаймера), а.на втором выходе формируется единичный разрешающий сигнаал,открывающий ключи 18, 19 и 20 и Формирующий на выходе инвертора 21 нулевойпотенциал, Этот потенциал свыхода инвертора 21 закрывает ключи22 и 23. Сформированный на второмвыходе счетчика 17 передний фронтположительного импульса вызывает появление единичного сигнала на выходе элемента 14 задержки заднего фронта, который может быть выполнен, наприМер, .по схеме одновибратора. Положительный сигнал с выхода элемента 14 формирует нулевой потенциал.на выходе элемента ИЛИ-НЕ 3, Данный нулевой потенциал закрывает ключ 4,Синхронизатор б выдает с постоянной частотой импульсы требования на считывание. Каждый такой импульс поступает на вход блока 15 памяти,где по нему производится выбор ячейки для считывания, код номера которой определяется содержимым счетчика 17. На счетный вход счетчика 17через ключ 18 поступают импульсы требования на считывание, т.е. в блоке 15 памяти последовательно (с каждым импульсом требования на считывание) осуществляется опрос. содержимого его ячеек. Как уже указывалось,в ячейках блока 15 памяти запоминается для каждого из датчиков код последнего из существенных сигналов исчезнувших иэ блока 8 буферной па- . мяти вследствие обновления содержимого соответствующей ячейки, ИмпульС требования на считывание поступает на вход формирователя 26 импульсов считывания, в котором из переднего Фронта импульса, задержанного на определенное время, формируется узкий импульс, подаваемюй на блок 8 буферной памяти, на блок 15 памяти и на формирователь 27 кадраПри этом на выходах блоков 8 и 15 памяти появляется код считанных слов дополненный для блока 15 кодом адреса считывания, отражающий номер соответствующего датчика). Однако, поскольку ключ 19 открыт, а ключ 23 закрыт, на информационный вход Формирователя 27 кадра поступает слово, считанное из блока 15, дополненное кодом адреса считывания (номером датчика). Это слово передается в формирователь 27 через открытый ключ 19 и через элемент ИЛИ 28.Таким образом, после начала цикла считывания в формирователь 27 кадра (и из него в канал связи для передачи на приемную сторону) передаются значения кодов последнего из существенных отсчетов для каждого издатчиков, исчезнувшие из блока 8 буферной памяти вследствие обновлениясодержимого его ячеек. По этим данным на приемной стороне можно обес 1печить восстановление участка процессов изменения выходнох сигналовдатчиков, начиная с момента началацикла считывания вплоть до появления первого иэ существенныхотсчетов каждого датчика.10 30 подается на закрытый ключ 4 и не влияет на работу устройства.После окончания передачи содержимого блока 15 памяти на,втором выходе счетчика 17 устанавливается сигнал логического "Оф, закрывающий ключи 18, 19 и 20 и устанавливающий единичный потенциал на выходе инвертора 21. Потенциал с выхода инвертора 21 открывает ключи 22 и 23.Как уже указывалось (при анализе режима, обеспечивающего равенство средней частоты записи слов с существенными сигналами с частотой считывания), при таком наборе открытых и закрытых ключевых схем происходит 15 считывание в формирователь 27 кадра для передачи на приемную сторону содержимого ячеек с последовательно увеличивающимися номерами блока 8 буферной памяти, а номера 20 этих ячеек определяются содержимым счетчика 25.Для того, чтобы сразу по окончании передачи содержимого блока 15 памяти не произошло начальной уста новки счетчика 17, элемент 14 задержки заднего фронта обеспечивает (через элемент ИЛИ-НЕ 3) эапирание ключа 4 до момента прохожжения нескольких импульсов требования на считывание. Поэтому до окончания нового цикла считывания не может возникнуть равенства содержимого счетчиков 9 и 25Таким ббраэом, по окончании передачи содержимого блока 15 памяти в формирователь 27 кадра поступают слова с существенными отсчетами из блока 8 буферной памяти, начиная с тех, которые раньше всего были записаны в этот блок т.е. для каж-. дого из датчиков по окончании. передачи содержимого блока 15 на приемную сторону будет передан существенный сигнал непосредственно следующий эа тем, который был передан на блок 15). Такая органиэация передачи позволяет обеспечить восстановление с необходимой точностью всех процессов, измеряеьых датчиками в течение всего промежутка времени, соответствующего циклу считывания. Применение предлагаемого изобретения позволяет повысить информационную гибкость устройства, что позволяет существенно расширить область применения устройства для передачи информации эа счет обеспечения возможности функционирования в режиме ускоренного воспроизведения. При этом полностью исключаются ограничения на задаваемую частоту импульсов требования на считывание.Редакто Подписно 4 Филиал ППП фПатент", г. Ужгород, Ул. Проектная, 4 э 2771/63 Тираж ВНИИПИ Государственног по делам иэобретени 3035, Москва, Ж, Раукомитета ССн открытийкая наб., д