Устройство для суммирования

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик оц 955036(22) Заявлено 03.05,78 (21) 2609607/18-24 51 М. Кп.з с присоединением заявки М -С 06 Г 7/49 Государственный комитет СССР ио делам изобретений и открытий(088.8) Опубликовано 300882. Бюллетень Мо 32 Дата опубликования описания 30,08. 82(71) Заявитель Таганрогский радиотехнический институт им. В.Д.Калмыкова(541 УСТРОЙСТВО ДЛЯ СУММИРОВАНИЯ Изобретение относится к вычислительной технике и может быть использовано в вычислительном устройстве специализированного процессора. 5Известно многовходовое суммирующее устройство, содержащее в каждом разряде сумматоры, сгруппированные в линейки, выходы Суммаф каждого сумматора младших линеек соединены с входами сумматоров последующих линеек, шины всех слагаемых каждого разряда подключены к входам сумматоров первой линейки, а выходы переноса сумматоров младших линеек соединеныс одним иэ входов сумматоров последующих линеек соседнего старшего разряда 111.Однако этот сумматор обеспечивает параллельное суммирование многих чисел за счет распараллеленного в пространстве переноса, но множество слагаемых должно быть одного знака, что существенно ограничивает функциональные возможности.Наиболее близким к предлагаемому 25 является устройство для суммирования, работающее в системе счисления (-2), содержащее блоки поразрядного сложения и блоки выборки первой, второй, третьей и,т.д. ступеней, причем вхо ды слагаемых каждого разряда подключены к блоку поразрядного Сложения,представляющего собой комбинационнуюлогическуЮ схему первого типа, каждая из трех групп выходов которойсоответствует условной сумме, аддитивному и субстрактному переносам,причем блок поразрядного сложенияслагаемых первого разряда содержитодну группу выходов и выход, соответствующий условной сумме, служитвыходом первого разряда полной сумьнвыходы блока поразрядного сложениявторого разряда подключены к блокувыборки первого уровня, состоящему1 иэ трех комбинационных логическихсхем второго типа, входами каждой изкоторых служат выходы, соответст,;вующие аддитивным переносам, условнымсуммам и субстрактивным переносам,блока поразрядного сложения втОрогоразряда, управляющие входы подключены к выходам, соответствующим аддитивному и субстрактивному переносам,блока поразрядного сложения первогоразряда, выход соответствующий условной сумме, блока выборки первогоуровня служит выходом второго разряда полной суммы, а выходы, соответст"вующие аддитивному и субстрактивномупереносам, служат управляющими входами для блока выборки второго уровня; выходы блока поразрядного сложения последующих четных разрядовподключень к трем блокам выборкипервого уровня, каждый иэ которыхсостоит иэ трех комбинационных логических схем второго типа, причем науход каждой из них подключены выходы,соответствующие условным суммам, аддитивным и субстрактивным переносам, 10а управляющие входы всех трех комбинационных схем второго типа каждогоблока выборки первого уровня подключены к выходам, соответствующим субстрактивному и аддитивному переносам,15.одной из трех групп выходов блока поразрядного сложения предыдущего нечетного разряда; блок выборки второгоуровня состоит изчетырех комбинационных логических схем второго типа,причем на входы одной из них подключены выходы, соответствующие условным суммами, блока поразрядного сложения третьего разряда, а на входыостальных - выходы, соответствующиеаддитивным и субстрактивным переносам и условным суммам, служащие выходами трех блоков выборки первогоуровня, соответствующих четвертомуразряду слагаемых; выходы двух соответствующих логических комбинационных схем второго типа блока выборки второго уровня служат выходамитретьего и четвертого разрядов полной суммы, а выходы, соответствующиеаддитивным и субстрактивным переносам, служат управляющими входами дляблока выборки третьего уровня, состоящего из шести комбинационных логических схем второго типа, входамикоторых служат выходы, соответствуюие условным суммам блоков выборки,первого уровня, а выходы, соответствующие аддитивным и субстрактивнымпереносами условным суммам, блоковвыборки второго уровня; выходы соответствующих комбинационных логических схем блока выборки третьего уров.ня служат выходами, соответствующими пятому, шестому, седьмому и восьмому разрядам полной суммы (2),Применение кода по основанию(-2)к алгебраическому сложению чиселпозволяет отказаться от фиксированного представления знакового разряда,что позволяет производить алгебраическое суммирование чисел с переменной разрядностью. Однако известноеустройство производит алгебраическоесуммирование только двух слагаемых вкодах с основанием (-2). При суммировании Нп -разрядных чисел время 60работы его сильно возрастает с ростом числа Н;Цель изобретения - повышениебыстродействия при суммировании Йчисел. 65 Поставленная цель достигается тем,что устройство для суммирования, содержащее сумматор чисел по основанию(-2), содержит два преобразователяМ-рядного кода в двухрядный, преобразователь четырехрядного кода вдвухрядный знакоразрядный, преобразователь двухрядного знакоразрядногокода в однорядный знакоразрядный ипреобразователь однорядного знакоразрядного кода в двухрядный код с основанием (-2), причем входы первого,преобразователя М -рядного кода вдвухрядный соединены с входами четных разрядов Й суммируемых чиселустройства, а входы второго преобраЗователя Й -рядного кода в двухрядный соединенй с входами нечетныхразрядов " суммируемых чисел устройства, входы каждого разряда преобразователя четырехрядного кода в двухрядный знакоразрядный соединены свыходами соответствующих разрядовпервого и второго преобразователейМ-рядного кода в двухрядный, входыкащцого разряда преобразователядвухрядного энакораэрядного кода воднорядный знакораэрядный соединеныс выходами соответствующего разрядапреобразователя четырехрядного кодав двухрядный знакоразрядный и выходами переноса предыдущего разрядапреобразователя двухрядного энако-раэрядного кода в однорядный знакоразрядный, выход каждого разряда которого соединен с входами соответствующего разряда преобразователя однорядного знакоразрядного кода вдвухрядный код с основанием (-2),первый выход каждого разряда которого соединен с первым входом соответствующего разряда сумматора чисел по основанию (-2), а второй выход - с вторым входом соседнего последующего разряда сумматора чиселпо основанию (-2),На фиг. 1 дана структурнаяэлектрическая схема предлагаемого устройства; на фиг, 2 - схема одного разряда преобразователя четырехрядного кода в двухрядныйзнакоразрядный; на фиг. 3 - схемаодного разряда преобразователя двухрядного знакораэрядного кода в однорядный энакораэрядный; на фиг.4и 5 - схемы четного и нечетного разрядов преобразователя однорядногознакоразрядного кода в двухрядныйкод с основанием (-2),Устройство содержит входы 1, преобразователи 2 и 3 К -рядного кода вдвухрядный, преобразователь 4 четырехрядного кода в двухрядный энакоразрядный с суммирующими входами5-14 и вычитающими входами 15-24,преобразователь 25 двухрядного знакоразрядного кода в однорядный знакоразрядный, имеющий знаковые входы+ + + + + 26-30, разрядные входы 31-40, входы переНосов 41-48, преобразователь 49 однорядного знакоразрядного кода в двухрядный код с основанием (-2), имеющий входы 50-61 и сумматор 62 чисел по основанию (-2), имеющий входы 63-74.Для примера выбран сумматор, выполняющий алгебраическое суммирование шести (М=б) четырехразрядных чисел. Суммируемые числа с основанием (-2) соединены шестью четырехразрядными входами 1 с соответствующими входами двух преобразователей 2 и 3 шестирядного в двухрядный код. Входы преобразователя 2 соединены только с теми двумя разрядами входов 1, которые имеют веса (-2)ф и (-2) . Входы преобразователя 3 соеди 2иены только с теми двумя разрядами входов 1, которые имеют веса (-2) Преобразователи 2 и 3 выполнены, :например, в соответствии с 3 и содержат трехвходовые сумматоры, расположенные слоями, Входы сумматоров первого слоя соединены с соответствующнми входами 1. Выход Сумма предыдущего слоя 1-того разряда соединен с входом сумматора в 1-том разряде последующего слоя. Выход Перенос 1 предыдущего слоя 1-того разряда соединен с входом сумматора в (1+1)-ом разрще последующего слоя. Выходы преобразователей 2 и 3соединены с входами преобразователя 4 четырехрядного кода в двухрядный энакоразрядный код. Преобразователь 2 имеет пять пар выходов, имеющих веса +(2) ; +(2)"; +(2); +(2); +(2) , которые соединяются соответственно парами входов 5 и 6 7 и 8 9 и 10, 11 и 1213 и 14 соответствующих разрядов йреобразователя 4 четырехрядного в двухрядный знакоразрядный код. Преобразователь 3 имеет пять пар выходов, имеющих веса -(2)о - (2)1, (2)г. (2 . (2) которые соединяются соответственно с парами входов 15-24 соответствующих разрядов преобразователя 4. Преобразователь 4 соединен выходами с входами преобразователя 25 двухрядного знакоразрядного в однорядный знакоразрядный код. Каждый разрядпреобразователя 4 соединен с соответствующим разрядом преобразователя 25выходом Знак, соответственно 5выходом знака с входами 26-30 Также каждый разряд преобразователя 4соединен с соответствующим разрядомпреобразователя 25 парой выходов,соответственно с входами 31 и 2 свесом (2,), 33 и 34 с весом (2 ), 1 О 35 и 36 с весом (2 ), 37 и 38 с весом (2 ), 39 и 40 с весом (2 ф). Каждый предыдущий разряд преобразова-теля 25 соединен с последующим паройвыходов Перенос 1 и Знак пере носа, соответственно с входами 41и 42,43 и 44, 45 и 46, 47 и 48. Преобразователь 25 соединен с входами.преобразователя 49. Каждый разрядпреобразователя 25 соединен с соот ветствующим разрядом преобразователя49,парой выходов фЗнак суммы 1 и1Сумма., соответственно с входами50 и 51, 52 и 53, 54 и 55, 56 и 57,58 и 59. Кроме того, пятый разряд 5 преобразователя 25 соединен с шестым разрядом преобразователя 49 парой выходов Перенос и Знакпереноса, соответственно с входа ми 60 и 61. Выходы преобразователя49 соединены ссоответствующим сумматором 62 по основанию (-2). Выходы 1-разрядов преобразователя 49с весом (-2) соединены с входами63.-68 1-разрядов сумматора 62 соответственноВыходы-разрядов преобразователя 49 с весом (-2)" соединены со входами 69-74 (1+1)-х раз.рядов сумматора 62 соответственно..С. выходов сумматора 62 однорядныйкод с основанием (-2) выдается по вы ходам 75.Блоки 2 и 3 представляют собойузлы суммирования Н двоичных чисел,результат суммирования в которых выдается в двухрядном коде, и могут 45 быть выполнены, например, так, какзто показано в 3). Каждый разряд, например первыи,преобразователя 4 четырехрядного в 50 двухрядный энакоразрядный код представлен в табл 1,955036 83, 84 и 87 и элементов ИЛИ 97 и 98 соединены пс шинам 107-112 с входами элементов И 88-93, выходы которых по шинам 113-118 соединены с вхсдами элемента ЙЛЙ-НЕ 94 и элементов ИЛИ 95 и 9 б, выходы .которых являются выходами данного разряда преобразователя 4.Каждый разряд, например второй, преобразователя 25 двухрядного знакоразрядного в однорядный знакоразрядный код представлен в табл. 2. Один из возможных вариантов функциональной схемы, реализующей табл.1, приведен на Фиг. 2. Каждый разряд преобразователя 4 содержит элементы НЕ 76-79, элементы И 80-93, элемент ИЛИ-НЕ 94, элементы ИЛИ 95-98. Входы 5 и 6 и выходы элементов НЕ 80-83 соединены по шинам 99-102 с входами элементов И 80-83. Входы 15 и 16 и выходы элементов НЕ 78 и 79 соединены по шинам 103-106 с входами элементов И 84-87. Выходы элементов И 80,Таблиц а 2 Двухрядный код (вхо- , + ды 33 и 34) 0 1 0 1 0 1 0 1,0 0 1 1 0 О 1 1 0 1 0 1 О 1 0 1,0 0 1 1 0 0 1 1 Перенос (входы 41 и 42) + 0 0 0 0 1 1 1 1 + 0 0 0 0 1 1 1 1 0 1 1 2 1 0 0 1 0 1 1 2 1 2 2 3(входы41 и 42) 0,1 1 2 1 2 2 3 0 1 1 21 О 0 1 Выход Знак + + +7Один из возможных вариантов Функциональной схемы, реализующей табл.2, приведен на Фиг3. Каждый разряд преобразователя 25 содержит элементы НЕ 119-123, элементы И 124-144, элементы ИЛИ 145-150. Входы 33, 34,. 41, 42, 27 и выходы элементов НЕ 124-144 по шинам 151-160 соединены с входами элементов И 124-135, Выход элементов И 124127, 130, 131 и элементов ИЛИ 145-147 соединены по шинам 161- 167 с входами элементов И 136-144. Выходы элементов И 128,132,134,136- 144 по шинам 168-179 соединены с вхо дами элементов ИЛИ 148-150,выходы ко-,10 (- 2) (-2) торых являются выходами данного разряда преобразователя 25.На Фиг. 4 и 5 показаны варианты 40 выполнения четнога и нечетного разрядов преобразователя 49, например для1=0 и 3.=1. Каждый четный разряд преобраэова" 45 теля 49 содержит один элемент НЕ 180и один элемент И 181, а каждый нечетный - один элемент И 182,П р и м е р, Будем одновременносуммировать числа; -Э; -3; +3; -9;динен с первым входом соответствующего разряда сумматора чисел по основанию (-2), а второй выход - с вторым входом соседнего последующегоразряда сумматора чисел по основа;нию (-2) . Источники информации,принятые во внимание при экспертизе 1Авторское свидетельство СССР Р 455341, кл. 6 Об Г 7/50, 1974. 2. Авторское свидетельство СССР 9236858,кл.С Об Р 7/5 б, 1969(прототип)95503 б Составитель В. Березкиналева Техред А.АчКорректор М. Кост Редактор Н. аказ 6437/52 Тир ВНИИПИ Го по дела 113035, Москва, аж 731 Подписно сударственного комитета СС м изобретений и открытийЖ, Раушская наб., д,5 Филиал ППП фПатент , г. Ужгород, Ул. Проектная