Адаптивный аналого-цифровой преобразователь

О П И С А Н И Е86634ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СаветскинСоциалистическикРеспублик(23)Приоритет по делам изобретений н открытий(72) Авторы изобретения Специальное конструкторское бюро ра 4 иофизическогоприборостроения Научного центра "Каспий"АН Азербайджанской ССР(71 ) Зая вн тел ь(5+) АДАПТИВНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ Изобретение относится к преобразованию и кодированию информации и может быть использовано для эффективного сжатия преобразуемой информации,Известен адаптивный аналого-цифровой преобразователь, содержащий два счетчика, один из которых - реверсивный, два блока переноса кода, формирователь временного интервала, блок совпадения единиц и нулей, два триг 1 О гера, генератор импульсов, два,формирователя импульсов, два элемента И, два элемента ИЛИ и элемент задержки, причем выход формирователя временно 15 го интервала соединен с первым элементом И, включенным иа входе накопительного счетчика,выходЪ 1 разрядов которого соединены с первыми входами первого блока переноса кода, счетный20 вход реверсивного счетчика через первый элемент ИЛИ подключен к выходам первого и второго элемента И, входы второго элемента И соединены с выходом генератора импульсов и с единичным выходом первого триггера, подключенным через первый формировательимпульсов и элемент задержки ко входуформирователя временного интервала,выход которого через второй формирователь импульсов соединен со вторыми входами первого блока переносакода, с единичным входом первого триггера и первым входом второго элемента И,выходы разрядов накопительногосчетчика через второй блок переносакода соединен со входами разрядов реверсивного счетчика, выходы разрядовкоторого через блок совпадения единиц подключены к нулевому входу второго триггера, а через блок совпадения нулей - ко второму входу второготриггера и ко второму входу второгоэлемента ИЛИ, выход которого соединен с нулевым входом второго триггера, причем единичный вход последнего подключен к выходу первого формирователя импульсов Г 13.8 бб 73Недостатком данного устройства является низкая точность преобразованияза счет динамических погрешностей инизкая эффективность сжатия преобра"зуемой информации.Цель изобретения - повышение точности преобразования и эффективностисжатия преобразуемой информации,Поставленная цель достигается тем,что в адаптивный аналого-цифровой преобразователь, содержащий первый блокпереноса кода, генератор эталоннойчастоты, выход которого соединен спервым входом первого элемента И,выход которого соединен с первым входом второго элемента И и с первымвходом первого счетчика, выходы которого соединены с первыми входами второго блока переноса кода, выходы которого соединены с информационными вы 20ходными клеммами, выход второго элемента И соединен со входом сложениявторого счетчика, вход вычитания которого соединен с выходом элемента задержки, а выход старшего разряда под 25ключен ко счетным входам первого триг"гера, выход которого соединен со знаковыми выходными клеммами, второйтриггер, вход установки в нуль которого соединен с выходом элемента ИЛИ,дополнительно введены третий счетчик,регистр памяти, блок цифрового задания апертуры, цифровой компаратор,преобразователь обратного кода в прямой, третий элемент И и блок управления, при этом вход элемента задержки соединен со счетным входом третьего счетчика и подключен к выходу третьего элемента И, первый вход которого соединен с выходом генератора эталонной частоты, выходы разрядов второ- ф 0го счетчика подключены к.первым информационным входам преобразователя обратного кода в прямой, вторые управляющие входы которого подключены к выходам первого триггера, выходы преоб 45разователя обратного кода в прямой.подключены К первым входам цифровогокомгаратора, вторые входы которогоподключены к выходам блока цифровогозадания апертуры, выходы второго блока 50переноса кода подключены ко входамразрядов регистра памяти, выходы раз"рядов которого подключены к первымвходам первого блока переноса кода,выходы которого подключены ко входам 55разрядов третьего счетчика, выходстаршего разряда которого подключенк первому входу элемента ИЛИ, единич 44ный выход второго триггера подключен ко второму входу третьего элемента И входная клемма устройства подключена к первому входу блока управления, второй вход которого подключен к клемме "Пуск", третий вход - к выходу старшего разряда третьего счетчика, четвертый вход - к выходу цифрового компаратора и к сигнальной выходной клемме, первый выход блока управления подключен ко вторым входам первого блока переноса кода и ко входам установки в нуль первого и второго счетчиков и первого триггера, второй выход блока управления подключен к единичному входу второго триггера, третий выход - ко второму входу первого элемента И, четвертый выход - ко второму ,входу второго элемента И, пятый выХод - ко входу установки в нуль третьего счетчика и ко второму входу элемента ИЛИ, шестой выход - ко входу установки в нуль регистра памяти, седьмой выход - ко вторым входам второго блока переноса кода, восьмой выход - ко входу установки в нуль первого счетчика.Блок управления, входящий в уст- ройство, выполнен на пяти триггерах, трех формирователях импульсов, двух элементах И, пяти элементах ИЛИ и четырех элементах задержки, причем первый вход блока управления соединен со счетным входом первого триггера, единичный выход которого через первый формирователь импульсов подключен ко входу первого элемента задержки, выход которого подключен к единичному входу второго триггера, нулевым входам третьего и четвертого триггеров и ко второму выходу блока управления, первый выход которого соединен с выходом первого формирователя импульсов, нулевой выход первого триггера подключен ко входу второго формирователя импульсов, выход которого соединен со входом второго элемента задержки, выход второго элемента задержки подключен к единичному входу пятого триггера, нулевому входу второго триггера и к первому входу первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемента ИЛИ и третьим входом блока управления, второй вход которого соединен со вторыми входами второго, третьего и пятого элемента ИЛИ, с нулевыми входами первого и пятого триггеров, единичный выход пятого триггера соединен с четвер5 8667 тым выходом блока управления, третий выход которого соединен с единичным выходом второго триггера, выход первого элемента ИЛИ подключен к первому входу первого элемента И и к единичному входу третьего триггера, единичный выход которого подключен к первому входу второго элемента И, второй вход которого соединен с четвертым входом блока управления, пятый выход которого соединен с выходом второго элемента ИЛИ, выход второго элемента И подключен к единичному входу четвертого триггера, единичный выход которого подключен ко второму входу15 первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, через третий элемент задержки - к первому входу четвертого элемента ИЛИ а через четвертый элеФ20 мент задержки - к первому входу пятого элемента ИЛИ, выход которого соединен с восьмым выходом блока управления, седьмой выход которого соединен с выходом четвертого элемента ИЛИ, второй вход которого через третий формирователь импульсов соединен с единичным выходом пятого триггера, а шестой выход блока управления соединен с выходом третьего элемента ИЛИ.ЭО На чертеже изображена блок-схема устройства.Устройство содержит счетчики 1-3, регнстр 4 памяти, блок 5 цифрового 35 задания апертуры, цифровой компаратор 6, преобразователь 7 обратного кода в прямой, два блока 8 и 9 переноса кода, генератор 10 эталонной частоты, триггеры 11 и 12, элементы И 13-1540 элемент ИЛИ 16, элемент 17 задержки и блок 18 управления. Блок 18 управления содержит триггеры 19-23, формирователи 24-26 импульсов, элементы И 27 и 28, элементы ИЛИ 29-33, 45 элементы 34-37 задержки. Входная клемма 38 устройства подключена к первому входу блока 18 управления, второй вход которого подключен к клемме 39 ;"Пуск" устройства. Информационные вы ходные клеммы 40 устройства подключены к выходам разрядов блока 9 переноса кода, сигнальная выходная клемма 41 устройства соединена с четвертым входом блока 18 управления и подключена к выходу цифрового компаратора 6, а знаковые выходные клеммы 42 устройства подключены к выходам триггера 12,34 6соединенным со вторыми"управляющими входами преобразователя 7 обраФного кода в прямой, Третий вход блока 18 управления подключен к выходу старшего разряда счетчика 2 и к первому входу элемента ИЛИ 16, Первый выход блока управления 8 подключен ко вторым управляющим входам первого блока 8 переноса кода и ко входам обнуления счетчика 3, счетчика 1 и триггера 12, второй выход блока управления подключен к единичному входу триггера 11, третий выход блока управления подключен ко второму входу элемента И 14, четвертый выход блока управления подключен ко второму входу элемента И 15, пятый выход блока управления подключен ко входу обнуления счетчика 2 и ко второму входу элемента ИЛИ 16, шестой выход блока управления подключен ко входу обнуления регистра 4 памяти, седьмой выход блока управления подключен ко вторым управляющим входам второго блока 9 переноса кода, восьмой выход блока управления подключен ковходу обнуления счетчика 3. Выход генератора 1 О эталонной частоты подключен к первым входам элементов И 13 и 14, выход последнего подключен к первому входу элемента И 15 и ко счетному входу счетчика 3, выходы разрядов которого подключены к первым информационным входам второго блока 9 переноса кода, выходы которого подключены ко входам разрядов регистра 4 памяти, выходы разрядов которого подключены к первым информационным входам первого блока 8 переноса кода, выходы которого подключены ко входам разрядов счетчика 2, счетный вход которого соединен через элемент 17 задержки со счетным входом вычитания счетчика 1 и подключен к выходу элемента И 13, второй вход которого подключен к единичному выходу триггера 11, нулевой вход которого подключен к выходу элемента ИЛИ 6. Выход элемента И 15 подключен к счетному входу сложения реверсивного счетчика 1, выход старшего разряда которого подключен к счетному входу триггера 12, а выходы разрядов его подключены к первым информационным входам преобразователя 7 обратного кода в прямой, выходы которого подключены к первым входам цифрового компаратора 6, вторые входы которого подключены к выходам блока 5 цифрового задания апертуры.25 7 8667В блоке 18 управления первый входсоединен со счетным входом триггера 19, единичный и нулевой выходы ко-.торого соответственно через формирователи импульсов 24 и 25 подключены ковходам элементов 36 и 37 задержки,причем выход формирователя 24 импульсов соединен также с первым выходомблока 18 управления. Выход элемента 36 задержки подключен к единичному входу триггера 20, к нулевым входам триггеров 22 и 23, а также ко второму выходу блока 18 управления. Вы-ход элемента 37 задержки подключенк единичному входу триггера 21, к нулевому входу триггера 20 и к первомувходу элемента ИЛИ 33, второй входкоторого соединен с третьим входомблока 18 управления и первым входомэлемента ИЛИ 29, выход которого со 20единен с пятым выходом блока 18 управления, Выход элемента ИЛИ 33 подключен к первому входу элемента И 28и к единичному входу триггера 22,единичный выход которого подключенк первому входу элемента И 27, выход.которой подключен к единичному входутриггера 23, единичный выход которого подключен ко второму входу элемента И 28, выход которого подключен кпервому входу элемента ИЛИ 30, черезэлемент 34 задержки - ко второмувходу элемента ИЛИ 31 и через элемент 35 задержки - к первому входуэлемента ИЛИ 32, выход которого соединен с восьмым выходом блока 18 управ- З 5ления, седьмой выход которого соединен с выходом элемента ИЛИ 31, первыйвход которого через формирователь 26импульсов подключен к единичному выходу триггера 21 и к четвертому выходу блока 18 управления, четвертыйвход которого соединен со вторым входом элемента И 27, Второй вход блока 18 управления соединен со вторымивходами элементов ИЛИ 29, 30 и 32, а 45также с нулевыми входами триггеров 19и 21. Выход элемента ИЛИ 30 соединенс шестым выходом блока 18 управления,третий выход которого соединен с еди-ничным выходом триггера 20. 50Устройство работает следукяцим образом.На входную клемму 38 поступает последовательность импульсов, периодследования Т, которых функциональ55но связан со входным сигналом. По сиг- ,налу на пусковой клемме 39 устанавливаются в нулевое положение триггеры 19 34 8и 21 в блоке 18 управления, через элемент ИЛИ 29 счетчик 2 обнуляется, а триггер 11 через элемент ИЛИ 16 устанавливается в нулевое положение, через элемент ИЛИ 30 обнуляется регистр 4 памяти и через элемент ИЛИ 32 обнуляется счетчик 3. При этом элементы И 13-15 закрыты и через них не проходят импульсы эталонной частоты Го с выхода генератора 1 О на входы счетчиков 1-3. При поступлении первого импульса входной последовательности Тх на первый вход 38 блока 18 уп- равления триггер 9 перебрасывается в единичное положение. Формирователь 24 импульсов преобразует передний фронт сигнала с единичного выхода триггера 19 в импульс, по которому открывается первый блок 8 переноса кода и обнуляются счетчик 3, счетчик 1 и триггер 12, При этом сигналом с нулевого выхода триггера 12 к преобразователю 7 кода подключаются прямые выходы разрядов счетчика 1. Затем импульс с выхода формирователя 24, задержанный в элементе 36 на время, необходимое для установки счетчика 1 и триггера 12 в нулевое положение, устанавливает триггеры 11 и 20 в единичное положение, а триггеры 22 и23 - в нулевое положение. При этомсигналами с единичных выходов триггеров 11 и 20 открываются соответственно элементы И 13 и 14. В счетчи,ке 2 записан полный код 2 - 1 (гдеи - число разрядов счетчика), так какв момент открытия блока 8 переноса кода в регистре 4 памяти на инверсныхвыходах разрядов, подключенных к информационным входам блока 8 переносакода, имеется код 2 - обнуленногорегистра.Сигналом со старшего разряда счетчика 2 через элемент ИЛИ 16 триггер 11перебрасывается в нулевое состояние,при котором элемент И 13 закрывается.Импульсы эталонной частоты Г с выходагенератора 10 через открытый элементИ 14 нначинают поступать на счетныйвход счетчика 3, где суммируются в течение интервала времени, на которыйоткрыт элемент И 14. Вторым импульсом входной последовательности Ттриггер 19 перебрасывается в нулевоеположение, при этом передний фронтсигнала с нулевого выхода триггера 9преобразуется в формирователе 25 в импульс, который, задержавшись в элементе 37 на время задержки элемента 36,34 10счетчика 2 числа импульсов, соответствующего начальному существенному отсчету, счетчик переполнится и на выходе его старшего разряда появится сигнал, который через элемент ИЛИ 16 перебросит триггер 11 в нулевое положение, при котором элемент И 13 закрывается. Сигналом с выхода счетчика 2 через элемент ИЛИ 29 обнуляется этот счетчик. Следовательно, элемент И 13 открывается на время, равное периоду начального существенного отсчета Тх(й), за которое на вход вычитания счетчика 1 поступит число импульсов, соответствующее этому периоду. Элемент И 14 открывается .на время, равное текущему периоду Тх(й ) входного сигнала, за которое на вход сложения счетчика 1 поступит число импульсов, соответствующее этому периоду. В счетчике 1, после окончания большего из периодов образуется. число импульсов, равное разности между числами импульсов, соответствующих существенному и текущему отсчетам. В зависимости от знака числа на выходах разрядов счетчика 1 образуется прямой или обратный код приращения Ь Й Х(+ = Й,(С;,) - Йп(1) .Преобразователь 7 обратного кода в прямой управляемый сигналами с триг 1гера 12, формирует на своих выходах модуль Ь Й х (1 ) в прямом коде числа в счетчике 1. Этот код, непрерывно изменяющийся во времени, сравнивается с кодом апертуры Й , поступающим из блока 5 цифрового задания апертуры, в цифровом компараторе, на выходе которого формируется сигнал в момент Й .:д Й( ЯЕсли приращение текущего периода входного сигнала относительно периода предыдущего существенного отсчета достигло заданной величины апертуры, формируется на выходе цифрового компаратора 6 сигнал нового существенного отсчета, по которому код текущего периода, определенного как существенный, из счетчика 3 передается на выход 40 устройства и переписывается в регистр 4 памяти. С приходом следующего импульса входной последовательности Тх начинается новый цикл сравнения текущего периода с существенным отсчетом, хранимым в регистре 4. Если же в результате сравнения окажется, что приращение меньше апертуры, на выходе компаратора 6 сигнал не формируется, код в регистре 4 не 9 8667 .устанавливает триггер 21 в единичное положение, а триггер 20 - в нулевое положение. При этом элемент И 14 закрывается, а элемент И 15 открывается и остается в открытом состоянии до окончания измерения и появления повторного сигнала на пусковой клемме 39 устройства. Поскольку интервал вреь 1 ени между первым и вторым импульсами входной последовательности Т(В), на 10 который открывается элемент И 14, равен периоду следования входного сигнала, за это время в счетчике 3 образуется числовой эквивалент входного сигнала, равный Й х = ГОТ м(1), где Тх(11) - первый период входного сигнала, отнесенный к моменту времени 1 . Передний фронт сигнала с еди 1ничного выхода триггера 21, появляющийся в момент окончания первого после пуска периода входного сигнала, преобразуется в формирователе 26 в импульс, который через элемент ИЛИ 31 открывает второй блок 9 переноса кода, через которую код Й х(й 1) первого пери-ода переписывается в регистр 4 памяти. Код Йх(11) поступает также на выход 40 устройства и является начальным существенным отсчетом Йс(1 ) .По импульсу начала следующего пери 30 ода входного сигйала импульсом с выхода формирователя 24 обнуляется реверсивный счетчик 1 и триггер 12 знака, а также открывается первый блок 8 переноса кода, через который в счетчик 2 переписывается обратный код Йс(1,1) начального существенного от в . счета. Затем, после задержки в элементе 36, импульс устанавливает триггеры 1 и 20 в единичное положение,40 а триггеры 22 и 23 - в нулевое положение. При этом открываются элементы И 13 и 14. Через элемент И 13 импульсы Го с выхода генератора 10 начинают поступать на счетный вход счетчика 2 и после задержки в элементе 17 45 на счетный вход вычитания реверсивного счетчика 1. Через открытые элемен;ты И 14 и 15 импульсы частоты Г начинают поступать соответственно на счетный вход счетчика 3 и счетный вход 50 суммирования счетчика 1. Задержка элемента 17 выбирается равной половине периода частоты Го, поэтому импульсы на входысложения" и "вычитания" приходят не совпадая во времени. По скольку в счетчике 2 записан обратный код Йс(С) начального существенного отсчета, то после поступления на вход.обновляется и на выход 40 устройстватекущий отсчет, признанный несущественным, не передается, В зависимостиот знака приращения, сигнал существенного отсчета может формироватьсядо или после окончания момента окончания текущего периода,Начало сравниваемых периодов существенного и текущего отсчетов совмещены при сравнении во времени, 10образование приращения начинаетсяв момент окончания текущего периодаи заканчивается в момент окончаниясущественного периода в случае ТхС Тс (1) и в случае Тх(1+) Тс(1) 1образование приращения начинаетсяв момент окончания существенного периода и заканчивается в момент окончания текущего периода.Устройство обеспечивает сравнениекаждого периода входного сигнала ссущественным отсчетом, при этом сравнениепроизводится непрерывно д точнымцифровым способом. Это уменьшает динамическую погрешность самого преобразования входного сигнала (измеряется мгновенное значение входного сигнала) и повышает точность определения .момента существенного отсчета благодаря непрерывности цифрового срав 30нения приращения с заданной апертурой.На выход устройства не передаютсяотсчеты при отсутствии изменения входного сигнала или малой их величине,что повышает коэффициент сжатия устройства.Высокая точность определения моментов существенных отсчетов позволяет дополнительно существенно сжатьпередаваемую информацию за счет передачи на выход 40 только начальногополного кода входного сигнала, а затем передачи на выход 41 только сигналов моментов существенных отсчетов исигналов знака приращения на выхо- фЗды 42. Все это повышает точность иэффективность адаптивного преобразо,вания входной функции.10Формула изобретения1. Адаптивный аналого-цифровой преобразователь, содержащий первый блок переноса кода, генератор эталонной Б частоты, выход которого соединен с пер" .вым входом первого элемента И, выход которого соединен с первым входом вто 4 12рого элемента И и с первым входом первого счетчика, выходы которого соединены с первыми входами второго блокапереноса кода, выходы которого соединены с информационными выходнымиклеммами, выход второго элемента Исоединен со входом сложения второгосчетчика, вход вычитания которого соединен с выходом элемента задержки,а выход старшего разряда подключен ксчетным входам первого триггера, выход которого соединен со знаковымивыходными клеммами, второй триггер,вход установки в нуль которого соединен с выходом элемента ИЛИ, о т л ич а ю щ и й с я тем, что, с цельюповышения точности преобразования иэффективности сжатия преобразуемойинформации, в него введены третийсчетчик, регистр памяти, блок цифрового задания апертуры, цифровой компаратор, преобразователь обратногокода в прямой, третий элемент И и блокуправления, при этом вход элементазадержки соединен со счетным входомтретьего счетчика и подключен к выходу третьего элемента И, первый входкоторого соединен с выходом генера-.тора эталонной частоты, выходы разрядов второго счетчика подключены к первым информационным входам преобразователя обратного кода в прямой, вторые управляющие входы которого подключены к выходам первого триггера, выходы преобразователя обратного кода впрямой подключены к первым входамцифрового компаратора, вторые входыкоторого подключены к выходам блокацифрового задания апертуры, выходывторого блока переноса кода подключены ко входам разрядов регистра памяти, выходы разрядов которого подключены к первым входам первого блока переноса кода, выходы которого подключены ко входам разрядов третьего счетчика, выход старшего разряда которого подключен к первому входу элемента ИЛИ, единичный выход второго триггера подключен ко второму входу третьего элемента И, входная клемма подключена к первому входу блока управления, второй вход которого подключенк клемме Пуск, третий вход - к выходу старшего разряда третьего счетчика,четвертый вход - к выходу цифровогокомпаратора и к сигнальной выходнойклемме, первый выход блока управления подключен ко вторым входам первого блока переноса кода и ко входам35 13установки в нуль первого счетчика,второго счетчика и первого триггера,второй выход блока управления подключен к единичному входу второго триггера, третий выход - ко второму входупервого элемента И, четвертый выход - ко второму входу второго,элемента И, пятый выход - ко входу установки в нуль третьего счетчика й ковторому входу элемента ИЛИ, шестой щвыход - ко входу установки в нуль регистра памяти, седьмой выход - ко вторым входам второго блока переноса кода, восьмой выход - ко входу установки в нуль первого счетчика.2. Адаптивный преобразователь поп.1,о т л и ч а ю щ и й с я тем,что,блок управления выполнен на пяти триггерах,трех формирователях импульсов,двух элементах И,пяти элементах ИЛИ ичетырех элементах задержки, причем первый вход блока управления соединен сосчетным входом первого триггера, единичный выход которого через первыйформирователь импульсов подключен ковходу первого элемента задержки, выход которого подключен к единичномувходу второго триггера, нулевым входам третьего и четвертого триггерови ко второму выходу блока управления,зопервый выход которого соединен с выходом первого формирователя импульсов,нулевой выход первого триггера подключен ко входу второго формирователяимпульсов, выход которого соединен совходом второго элемента задержки,выход второго элемента задержки подключен к единичному входу пятого триггера, нулевому входу второго триггера и к первому входу первого элемента ИЛИ, второй вход которого соединен с первым входом второго элемен 34та ИЛИ и третьим входом блока управ.ления, второй вход которого соединенсо вторыми входами второго, третьегои пятого элементов ИЛИ, с нулевымивходами первого и пятого триггеров,единичный выход пятого триггера соединен с четвертым выходом блока управления, третий выход которого соединен с единичным выходом второготриггера, выход первого элемента ИЛИподключен к первому входу первого элемента И и к единичному входу третьего триггера, единичный выход которого подключен к первому входу второгоэлемента И, второй вход которой соединен с четвертым входом блока управления, пятый выход которого соединенс выходом второго элемента ИЛИ, выходвторого элемента И подключен к единичному входу четвертого триггера,единичный выход которого подключен ковторому входу первого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, через третий элемент задержки - к первому входу четвертого элемента ИЛИ, а черезчетвертый элемент задержки - к первому входу пятого элемента ИЛИ, выходкоторого соединен с восьмым выходомблока управления, седьмой выход которого соединен с выходом четвертогоэлемента ИЛИ, второй вход которогочерез третий формирователь импульсовсоединен с единичным выходом пятоготриггера, а шестой выход блока управления соединен с выходом третьегоэлемента ИЛИ.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 443479 кл. И 03 1( 13/20 1974Составитель А, Кузнецоведактор О. Половка ТехведЛ,Пекарь объектов длисное акаэ 8100/80ВН Тираж 991 ИоИИПИ Государственного комитета СССРло делам изобретений и открытий13035, Москва Ж, Раушская наб. ц, 4/5илиал ППП Патент , г. Ужгород, ул. Пооектная,ыдкая