Множительное устройство

Союз Соаатсних Социапистичаских Распублик(23 Приоритет Государственный комнтет СССР о делам нзобретеннЯ н открытнЯДата опубликования описания 230581 1(54) МНОЖИТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к вычислительной технике и может быть исполь зовано при построении двоично-десятичных арифметических устройств.Известно устройство умножения десятичных чисел, содержащее регистр множимого, блок последовательного накопления чисел, кратных множимому, блок сдвига, блок суммирования ча.стичных произведений, регистр множителя, блок определения очередности цифр 11.Недостатком известного устройства является его сложность.Наиболее близким техническим реше-нием является устройство для умножения десятичных чисел, содержащее десятичный сумматор, регистр-преобразователь, информационный выход которого подключен к информационному 2 ы входу сумматора, регистр операнда, информационный выход которого подкл 1 очен к информационному входу стаР- ших десятичных разрядов Регистра преобразователя, информационный выход младших десятичных разрядов которого подключен к информационному входу регистра операнда, регистр множителя и блок управления, выход сложений которого подключен к управляющему ЗО входу сложения десятичного сумматора, выход преобразования блока управления подсоединен к первому управляющему входу регистра-преобразователя, второй управляющий вход которого соединен со входом сдвига регистра множителя и с выходом управления сдвигом блока управления, выход управления приемом в регистр операнда которого подсоединен ко входу приема регистра операнда 12).Недостаток устройства - большое время выполнения операции умножения десятичных чисел.Цель изобретения - увеличение быстродействия известного устройства.Поставленная цель достигается тем, что множительное устройство, содержащее десятичный сумматор, регистр удвоенного операнда, регистр операнда, информационный выход которого подключен к информационному входу младших десятичных разрядов регистра удвоенногооперанда, регистр множителя и блок управления, выход сложения которого соединен с управляющим входом сложения десятичного сумматора, выход преобразования блока управления подключен к первому уп 198325542022 управления, сдвигом которого подсоединен к выходу элемента И 87, второму входу триггера 64 и к установочному входу счетчика 63, выход 1которого соединен с четвертым входомэлемента И 82, пятый вход которогоподключн ко входу элемента НЕ 67;элементы ИЛИ 91-96, буричем входыэлемента ИЛИ 91 соединены с выходами элементов И 72-75, а выход - свыходом 20 разрешения приема в регистр 2 блока 12 управления, выход23 управления операцией которого соединен с выходом элементов ИЛИ 92,выходы которого соединены с выходами элементов НЕ 67 и И 79, входы элемента ИЛИ 93 подключены к выходамэлементов И 75-79, входы элементаИЛИ 94 соединены с выходами элементовИ 75-82, а выход - через элемент НЕ69 со вторым вхоцом элемента И 87,входы элемента ИЛИ 95 соединены свыходами элементов И 75, 76, 82 и83, а выход - с первым выходом 24управления передачей в сумматор блока 12 управления, выход 18 сложениякоторого соединен с выходом элементаИЛИ 96, входы которого подключены квыходам элементов ИЛИ 95 и И 84;элемент 97 задержки, подсоединенныймежду выходом элемента ИЛИ 93 и выходом 19 преобразования блока 12 управления,Блок 12 управления (Фиг. 4) формирует управляющие сигналы в соответствии с табл. 2 и работает следующимобразом.Первому такту первого цикла соответствует нулевое ссостояние триггеров 64-66 и счетчика 63 (сигнал навыходе 0 счетчика) . Поэтому посигналу генератора 62 тактов откры-вается элемент И 86, формируя сигнална выходе 21 блока 12 управления.Кроме того, если на входе 14 блока12 управления 1, то срабатываетэлемент И 71 установив триггер 64в 1 (это указывает,что текущаяпреобразованная цифра множителяпредставлена с недостатком 5).Если на входе 13 блока 12 управле-:ня 1 ", то открывается элемент И85, обеспечив Формирование сигналаяа выходе 26 блока 12 управления.Одновременно, если на входе 15 знакаблока 12 управления 0. (+) илиесли на информационном входе 16 код"10 (что открывает элемент. И 79),то срабатывает элемент ИЛИ 92, вырабатывая сигнал (+) на выходе 23 блока12 управления. Отсутствие сигнала навыходе 23 рассматривается как (-).Кроме того, если разряд с весом 1информационного входа 16 в единице,то открываются элементы И 83 и ИЛИ95 и 96, обеспечивая Фоомированиесигналов иа выходах 17 и 24 блока 12управления, В это время, если двоичный разряд с весом 2 (У 2).информационного входа 18 в единице, срабатывают элементы И 77 и ИЛИ 93, обеспечив формирование сигнала, который, задержавшись на элементе 97 задержки, появляется на выходе 19 блока 12 управления. Кроме того, срабатывают элементы ИЛИ 94 и НЕ 69, ,закрывая элемент И 87 и запрещая появление на выходе 22.В это же время сигнал генератора62 тактов поступает на счетный входсчетчика 63, обеспечив к началу второго такта установку счетчика в единицу (потенциал на выходе 1 счетчика). Кроме того, сигнал генератора 62 тактов устанавливает в единицу триггер 66, запирая элементИ 86.Второй такт сложения (вычитания)выполняется тогда, когда двоичныйразряд веса 2 информационноговхода 16 установлен в ециницу. Вэтом случае открываются элементыИ 72, 76 и ИЛИ 91, 93, 94, 95 и 96,обеспечив формирование сигналов навыходах 17, 20, 24 и задержанногосигнала на выходе 19 и запретив появление сигнала на выходе 22. Сигнална выходе 23 блока 12 управленияформируется аналогично описанномувыше для первого такта.Сигнал на выходе 22 по сигналугенератора 62.тактов появится в томслучае, если не откроется ни одиниз элементов И 75-81. В этом случаесработает элемент НЕ 69, обеспечивотпирание элемента И 87, установку внуль счетчика 63, запись в триггер65 содержимого триггера 64 и сброспоследнего в нуль. Таким образом, втриггер 65 запоминается тот факт,что предыдущая преобразованная десятичная цифра множителя была представлена с недостатком 5.На этом выполнение первого циклазаканчивается.Второй и все последующие циклы выполняются в зависимости от состояниятриггера 65.Если триггер 65 установлен в 0,то данчый цикл выполняется аналогично первому (за исключением сигналана выходе 21. блока управления, который формируется только на первомцикле).Если триггер 65 установлен на1, то сигналы блока управленияформируются следующим образом.Сигналы на выходах 23 и 26 вырабатываются аналогично описанномувыше для первого цикла.Первому такту цикла соответствуетнулевое состояние счетчика 63. Поэтому, если на входе 14 ф 1, срабатывает элемент И 71, обеспечив посигналу генератора 62 тактов,установку триггера 64 в 1.Одновременно срабатывают элементы И84 и ИЛИ 96, формируя сигналы на вы(3) ходах 17 и 25 блока 12 управления.Кроме того, если на входе 16 блока 12управления код 10 или если навходе 16 код 11 и на входе 15знака, - 1 (-), то открываютсяэлементы И 78 или 79, отпирая элемент ИЛИ 93 и формируя с задержкойсигнал на выходе 19. По сигналу генератора 62 тактов к началу второготакта счетчик 63 установится в 1.Если на входе 16 блока 12 управления код 10, 11 или еслина входе 16 код 01. и на входе 15знака (+), то на втором такте по сигналу генератора 62 тактов срабатывают элементы И 75 или 82 и ИЛИ 9496, формируя сигналы на выходах 17, 1524 и запретив сигнал на выходе 22.Кроме того, если на входе 16 код1 или если на входе 16 код 11и на входе 15 (-), то отпираются элементы И 73 или И 74, и элемент И 76, 2обеспечив срабатывание элементовИЛИ 91, 93 и 94, формирующих сигналына выходах 20 и 19 и запрещающих сигнал на выходе 22, Если же на входе16 код 11 и на входе 15 (+), тоотпираются элемент И 76 и ИЛИ 93,вырабатывая сигнал на выходе 19. Вэтом случае сигнал на выходе 20 непоявляется . По этому же сигналу генератора 62 тактов счетчик 63 устанавливается в 2.Третий такт сложения (вычитания)выполняется, если на входе 16 блока12 управления код 11, а на входе15 (+). В этом случае по сигналу генератора 62 тактов открываются элементы И 75 и ИЛИ 91, 93, 94 и 95,обеспечивая формирование сигналовна выходах 17, 19, 20, 24 и Запретивсигнал на выходе 22.Сигнал сдвига по сигналу генератора 62 тактов на выходе 22 появляется в том случае, когда несрабатывает ни один из элементов И 75-81,В этом случае открывается элементНЕ 69, обеспечив прохождение сигналагенератора 62 тактов через, элементИ 87. Сигнал на выходе 22 перезаписывает содержимое триггера 64 в триггер 65 и сбрасывает счетчик 63 иТриггер 64 в 0. Появление сигнала на выходе 22 говорит об окончаниитекущего цикла.ФДанное устройство обеспечиваетобработку десятичной цифры множителяза среднее время , определяемое Формулой:р=07(101 +2, )+О,Ъ 171 Я 10: где Т. - время выполнения десятичСа ного сложения; время формирования очередного кратного; 0,3 - вероятность появления цифр45 и 6 тре 1бующих на следующем циклеприбавления 1/2 - кратногомножимого.,В известном устройстве среднее время обработки десятичной цифры множителя определяется выражением:1 с: ,51 (4.) Сравнение выражений (3) и (4) показывает, что в устройстве достигается повышение быстродействия. 1. Множительное устройство, содержащее десятичный сумматор, региструдвоенного операнда, регистр операнда, информационный выход которогоподключен к информационному входу младших десятичных разрядов регистра удвоенного операнда, регистр множителя и блок управления, выход сложения которого. соединен с управляющимфвходом сложения десятичного сумматора, выход преобразования блока управления подключен к первому управляющему входу регистра удвоенного операнда, второй управляющий вход которого соединен с выходом управления приемом в регисТр удвоенного операнда блока управления, выход управления приемом в регистр операнда которого подсоединен ко входу приема в регистр операнда, выход управления сдвигом блока управления подключен ко входам сдвига десятичного сумматора.и регистра множителя, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, в устрой" ство дополнительно введены коммутатор, узел деления на два и узел преобразования цифры, причем выход управления операцией блока управления подключен ко входу управления операцией десятичного сумматора, информационнь 1 й вход которого соединен с выходом коммутатора, первый информационйый вход которого подсоединен к выходу регистра удвоенного операнда и ко входу узла деления на два, выход которого подключен к информационному входу регистра операнда, выход которого соединен со вторым информационным входом коммутатора, первый и второй управляющие входы которого подключены соответственно к первому и второму выходам управления передачей в сумматор блока управления, первый и второй управляющие входы которого соедИнены соответственно с первым и вторым управляющими выходами узла преобразования цифры, выход знака которого подключен ко входу знака блока управления, информационный вход которого с весами ф 1 и ф 2 подсоединен к двухразрядному с весами1 и 12 информационному выходуузла преобразования цифры четырехразрядный информационный вход которогос весами 1 и 2,соединен с выходом младшего десятичного разряда регистра множителя,управляющий вход которого подключенк выходу прибавления единицы блокауправления.Устройство по и. 1, о т л иН а ю щ е е с я тем, что узел преобразования цифры содержит восемь элементов И, пять элементов ИЛИ и триэлемента НЕ, причем вход первого элемента НЕ подключен к двоичному разряду с весом 1 информационного входа узла преобразования цифры и к первым входам первого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами первого элемента ИЛИ, третийвход которого соединен с выходом 2 Отретьего элемента И, первый вход которого подключен к выходу первогоэлемента НЕ и к первому входу четвертогоэлемента И, выход которогоподсоединен к первому входу второгоэлемента ИЛИ, второй вход которогоподключен к выходу второго элементаИ, второй вход которого соединен сдвоичным разрядом с весом 2 ин-формационного входа узла преобразования цифры, со входом второго элемента НЕ и первым входом пятого элемента И, выход которого подключен ктретьему входу второго элемента ИЛИ,а второй вход - ко второму входу первого элемента И и выходу третьегоэлемента НЕ, вход которого соединенс двоичным разрядом с весом 4 инФормационного входа узла преобразования цифры, вторым входом третьего элемента И и первым входом шестого эле Омента И,второй вход которого подключен ко входу второго элемента НЕ,выйод которого подсоединен к первым входам седьмого и восьмого элементов И,вторые входу которых соединены с первым входом шестого элемента И,третийвхоц которого подключен ко входу первого элемента НЕ, выход которого подсоединен к третьему входу седьмого;,лемента И, выход которого подключенк первому .входу третьего элемента ИЛИ,второй вход которого соединен с выходом шестого элемента И и первым входом четвертого элемента ИЛИ, второйвход которого подключен к третьемувходу третьего элемента ИЛИ, второмувходу четвертого элемента И и к двоичному разряду с весом ф 8 информационного входа узла преобразованияцифры, выход восьмого элемента И которого соединен с первым входом пя Отого элемента ИЛИ, второй вход которого подсоединен к третьему входупервого элемента ИЛИ, выход которбгосоединен с двоичным разрядом с весом 1 информационного выхода уз ла преобразования цифры, двоичный разряд с весом 2 которого подключен к выходу второго элемента ИЛИ, выходы третьего, четвертого и пятого элементов ИЛИ соединены соответственно с выходом знака и первым и вторым управляющими выходами узла преобразования цифры.3. Устройство по и. 1, от л и ч а ю щ е е с я тем, что блок управления содержит генератор тактов, двухразрядный двоичный счетчик, три триггера, три элемента НЕ, семнадцать элементов И, шесть элементов ИЛИ и элемент задержки, причем первый и второй выходы первого триггера подсоединены к первому и второму входам второго триггера, третий вход которого соединен с установочным входом двоичного счетчика, счетный вход которого подключен ко входу третьего триггера, выходу генератора тактов и первым входом первого - семнадцатого элементов И, второй вход первого элемента И подключен к выходу О двоичного счетчика, выход 1 первого разряда подсоединен ко вторым входам второго-четвертого элементов И, третий вход второго элемента И соединен спервым выходом второго триггера, второй выход ко:орого подключен ко второму входу пятого элемента И, третий вход которого подсоединен к выходу О двоичного счетчика , выход 1 которого соединен со вторым входом шестого элемента И, третий вход которого подсоединен к четвертым входам второго и пятого элементов И, третьим входам третьего и четвертого элементов И,вторым входам седьмого-девятого элементов И и к двоичному разряду веса 2 инФормационного входа блока управления, разряд веса 1 которого соединен с пятым входом пятого элемента И, шестой вход которого подключен к выходу первого элемента НЕ, вход которого подсоединен ко входу знака блока управления, четвертому входу третьего элемента И и к третьему входу восьмого элемента И, четвертый вход которого соединен с выходом О двоичного счетчика, третьими входами седьмого и девятого элементов И и вторыми входами десятого и одиннадцатого элементов И, третий вход десятого элемента И подсоединен ко второму входу двенадцатого элемента И и ко второму выходу второго триггера, первый выход которого подключен к четвертому входу седьмого элемента И и второму входу тринадцатого элемента И, третий вход которого соединен со вторыми входами четырнадцатого и пятнадцатого элементов И и с третьим входом девятого элемента И, четвертый вход которого подсоединен к четвертому входу четвертого элемента И и к выходу второго элемента НЕ, вход которого соеди- нен с двоичным разрядом веса 1 информационного двухразрядного входа блока управления, с третьим входом одиннадцатого элемента И, четвертым входом тринадцатого элемента И и третьим входом двенадцатого элемента И, второй вход которого под,ключен к третьему входу четырнадцатого элемента И, выход которого соединен со вторым выходом управления передачей в сумматор блока управления , первый управляющий вход которого подключен к третьему входу пят надцатого элемента И, выход которого соединен с выходом прибавления единицы блока управления, второй управляющий вход которого соединен с третьим входом первого элемента И, выход котороо подключен к первому входу первого триггера, выход третьего триггера соединен со вторым входом ше стнадцатого элемента И, выход которого подключен к выходу управления приемом в регистр операнда блока управления, выход управления сдвигом которого подсоединен к выходу семнадцатого элемента И, второму входу первого триггера и установочному входу двоичного счетчика, выход 1 которого соединен с четвертым входом двенадцатого элемента И, пятый вход которого подключен к выходу первого элемента НЕ, первый-четвертый входы первого элемента ИЛИ соединены соответственно с выходом второго-пятого элементов И, а выход - с выходом раз-решения приема в регистр удвоенногооперанда блока управления, выход управления операцией которого соединенс выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами первого элемента НЕ и девятого элементаИ, первый - пятый входы третьего элемента ИЛИ подключены к выходам пятого-девятого элементов И, первыйвосьмой входы четвертого элемента ИЛИсоединены соответственно с выходамипятого-двенадцатого элементов И, авыход - через третий элемент НЕ совторым входом семнадцатого элемента И,первый - четвертый входы пятого элемента ИЛИ соединены соответственнос выходами пятого, шестого, двенадцатого и тринадцатого элементов И, авыход - с первым выходом управленияпередачей в сумматор блока управления, выход сложения которого соединен с выходом шестого элемента ИЛИ,первый и второй входы которого подключены к выходам пятого элемента ИЛИи четырнадцатого элемента И, выкодтретьего элемента ИЛИ через элементзадержки сОединен с выходом преобразования блока управления. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 510714, кл. С 06 Р 7/52 1976,2. Авторское свидетельство СССРпо заявке М 2344731/18-24,кл. 6 06 Г 7/39, 1976 (прототип).832554 оставитель В. Кайданов.ехред С. Мигунова Корректор актор М. Ликовйч ое лиал ППП Патентф, г. Ужгород, ул. Проек каэ 3333/38 Тираж 745 ВНИИПИ Государственногс ко по делам изобретений и о 113035, Москва, Ж, Раушскаяравляющему входу регистра удвоенного операнда, второй управляющий вход которого соединен с выходом управления приемом н регистр удвоенного операнда блока управления, выход управления приемом в регистр операнда которогс подсоединен ко входу приема в регистр операнда, выход управления сдвигом блока управления подключен ко входам сдвига десятичного сумматора и регистра множителя, дополнительно содержит кжАнутатор10 узел деЛения на дна и узел преобразования цифры, причем выход управления операцией блока управления подключен ко входу управления операцией десятичного суьяматора, информацион ный вход которого соединен с выходом коммутатора, первый информационный нход которого подсоединен к выходу регистра удвоенного операнца и ко входу узла деления на дна, вы ход которого подключен к информационному входу регистра операнда, выход которого соединен со вторым инФормационным входом коммутатора, первый и второй управляющие входы р которого подключены соответственно к первому и второму выходам управления передачей н сумматор блока управления, первый и второй управляющие входы которого соединены соответственно с первым и вторым управляющими выходами узла .преобразования цифры, выход знака которого подключен ко входу знака блока управления, информационный вход которого с весами 1 и 2 ф подсоединен к днухразрядному с весами 1 и 2информационному выходу узла преобразования цифры, четырех-разрядныйинФормационный нход которого с не- сами 1 и 2 498 щесоединен с выходом младшего десятичного разряда регистра множителя, управляющий вход которого подключен квыходу прибавления единицы блока управления, 45Кроме того, узел преобразованияцифры содержит восемь элементов И,пять элементов ИЛИ и три элемента НЕ,г. ичем нход первого элемента НЕ подключен к двоичному разряду с весом1 информационного входа узла преобразования цифры и к первьм входампервого и второго элементов И, выходы которых соединены соответственно с первым и вторым входами первогоэлемента ИЛИ, третий вход которогОсоединен с выходом третьего элемента И, первый вход которого подключен к выходу первого элемента НЕ ик первому входу четвертого элементаИ, выход которого подсоединен к пер Оному входу второго элемента ИЛИ, второй вход которого подключен к выходу второго элемента И, второй входкоторого соединен с двоичным разря"дом с весом 2 информационного Я входа узла преобразования цифры, со ,входом второго элемента НЕ и первым входом пятого элемента И, выход которого подключен к третьему входу второго элемента ИЛИ, а второй вход ко второму входу первого элемента И и выходу третьего элемента НЕ., вход которого соединен с двоичным разрядом с весом 4 информационного входа узла преобразователя цифры, вторым нходом третьего элемента И и первым входом шестого элемента И, второй вход которого подключен ко вхсду нтсрого элемента НЕ, выход которого подсоединен к первым входам седьмого и восьмого элементов И, вторые входи которых соединены с первым входом шестого элемента И, третий вход которого подключен ко входу первого элемента НЕ, выход которого подсоединен к третьему входу сеДьмого элемента И, выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом шестого элемента И и первым входом четвертого элемента ИЛИ, второй вход которого подключен к третьему входу третьего элемента ИЛИ, второму входу четвертого элемечта И и к двоичному разряду с весом 8 информационного входа узла преобразования цифры, выход восьмого элемента И которого соединен с первьж входом пятого элемента ИЛИ, второй вход которого подсоединен к третьему входу первого элемента ИЛИ выход которого соединен с двоичным разрядом с весом 1 информационного выхода узла преобразования цифры, двоичный разряд с весом 2 которого подключен к выходу второго элемента ИЛИ, выходы третьего, четвертого и пятого элементов ИЛИ соединены соответственно с выходом знака и первым и вторым управляющими выходами узла преобразования цифры.При этом блок управления содержит генератор тактов, двухразрядный двоичный счетчик, три триггера, три элемента НЕ, семнадцать элементов И, шесть элементон ИЛИ и элемент задержки, причем первый и второй выходы первого триггера подсоединены к первому и второму входам второго триггера, третий вход которого соединен с установочным входом двоичного счетчика, счетный вход которого подключен ко входу третьего триггера, выходу генератора тактов и первым входом первого - семнадцатого элементов И, Второй вход первого элемента Иподключен к выходу О двоичного счетчика, выход 1 первого разряда подсоединен ко вторым входам второго- четвертого элементов И, третий вход второго элемента И соединен с первым выходом второго триггера, второй выход которого подключен ко второму входу пятого элемента И, третий входвыходу первого элемента НЕ, первыйчетвертый входы первого элемента ИЛИсоединены соответственно с ныходамивторого - пятого элементов И, а выход - с выходом разрешения приемав регистр удвоенного операнда блокауправления, выход управления операцией которого соединен с выходомвторого элемента ИЛИ, первый и второй входы которого соединены соотнет"ственно с выходами первого элементаНЕ и девятого элемента И, первыйпятый входы третьего элемента ИЛИподключены к выходам пятого - девятого элементов И, первый - восьмойвходы четвертого элемента ИЛИ соединены соответственно с выходами пятого - двенадцатого элементов И, авыход - через третий элемент НЕ совторым входом Семнадцатого элементаИ, первый - четвертый входы пятогоэлемента ИЛИ соединены соответственнос выходами пятого, шестого двенадцатого и тринадцатого элемент в И,а выход -с первым выходом управления передачейн сумматор блока управления, выходсложения которого соединен с выходом шестого элемента ИЛИ, перный и второй входы которого подключены к выходам пятого элемента ИЛИ и четырнадцатого элемента И, выход третьего элемента ИЛИ через элемент за- . держки соединен с выходом преобразования блока управления.На фиг. 1 изображена структурная схема множительного устройства; на фиг. 2 - схема узла преобразования цифры; на фиг. 3 - схема одного десятичного разряда узла деления на два, на фиг, 4 - схема блока управления,Множительное устройство выполняет операцию умножения двоично-десятичных чисел, представленных в коде 8-4-2-1, по варианту, при котором производится сдвиг частичных произведений при неподвижном множимом,Устройство включает десятичный сумматор 1, содержащий (2 п+1) десятичный разряд, где и - разрядность сомножителей; регистр 2 удвоенного операнда, содержашлй (и+2) десятичных разрядон; регистр 3 операнда, содержащий (и+1) десятичный разряд, информационный выход которого подключен к информационному входу младших (и+1) десятичных разрядон регистра 2; регистр 4 множителя, содержащий (и+1) десятичный разряд, причем старшие разрядов выполнены в виде десятичных счетчиков; узел 5 преобразования цифры, имеющий первый и второй управляющие выходы б и 7, выход 8 знака и двухразрядный информационный выход 9, четырехразрядный вход узла 5 подключен к выходу младшего десятичного разряда регистра множителя; коммутатор 10, информационный выход которого соединен с информационными входами (и+1) старших десятичных 50 которого подсоединен к выходу Одвоичного счетчика, выход 1 которого соединен со вторым входом шестого элемента И, третий вход которогоподсоединен к четвертым входам второго и пятого элементов И, третьим 5входам третьего и четвертого элементов И, вторым входам седьмого - девятого элементов И и к двоичному разряду веса 2 информационного входаблока управления, разряд веса 1которого соединен с пятым входомпятого элемента И, шестой вход которого подключен к выходу первого элемента НЕ, вход которого подсоединенко входу знака блока управления, четвертому входу третьего элемента И и (5к третьему входу восьмого элементаИ, четвертый вход которого соединенс выодом Одвоичного счетчика,третьими входами седьмого и девятогоэлементов И и вторыми входами десятого и одиннадцатого элементов И,третий вход десятого элемента И подсоединен ко второму входу двенадцатого элемента И и ко второму выходувторого триггера, первый выход которого подключен к четвертому входуседьмого элемента И и второму нходутринадцатого элемента И, третий входкоторого соединен со вторыми входамичетырнадцатого и пятнадцатого элемен- З 0тов И и с третьим входом девятогоэлемента И, четвертый вход которогоподсоединен к четвертому входу четвертого элемента И и к выходу второгоэлемента НЕ, вход которого соединенс двоичным разрядом веса 1 информационного двухразрядного входа блока управления, с третьим входом одиннадцатого элемента И, четвертым входом тринадцатого элемента И и третьим входом двенадцатого элемента И, 40второй вход которого подключен ктретьему входу четырнадцатого элемента И, выход которого соединенсо вторым выходом управления передачей в сумматор блока управления, 45первый управляющий вход которогоподключен к третьему нходу пятнадцатого элемента И, ныход которогосоединен с выходом прибавления единицы блока управления, второй управляющий вход которого соединен стретьим входом первого элемента И,выход которого подключен к первомувходу первого триггера, выход третьего триггера соединен со вторым входом шестнадцатого элемента И, выходкоторого подключен к выходу управления приемом в регистр операнда блока управления, выход упранления сдвигом которого подсоединен к выходусемнадцатого элемента И, второму 60входу первого триггера к установочному входу двоичного счетчика, выход 1 которого соединен с четвертым входом двенадцатого элементаИ, пятый вход которого подключен к б 58 832554 Т а б л и ц а 1 МР ЦиФра Преобразованная Выход 8и/и множителя цифра (выход 9) Выход 7 Выход 6 ОООО 00 0001 01 10 0010 3. 0011 5. 0100 01 00 0101 0110 7. 0111 10 1000 9. 10. 1001 01 разрядов сумматора 1, первый и второй.информационные входы коммутатора 10 соединены соответственно с выходами регистра 2 удвоенного операнда и регистра 3; узел 11 деления надва, вход которого подключен к информационному выходу регистра 2 .Удвоенного операнда, а выход - к ин"Формационному входу регистра 3 операнда; блок 12 управления, первыйи второй управляющие входы 13 и 14которого соединены соответственнос первым и вторым управляющими выходами 6 и 7 узла 5 преобразованияцифры, выход 8 знака которого подключен ко входу 15 знака блока 12 управления, информационный двухразрядный вход 16 которого подсоединенк информационному выходу 9 узла 5,выход 17 сложения блОка управленияподключен к управляющему входу 18сложения сумматора 1, выход 19 преобразования блока 12 управления подключен к первому управляющему входу регистра 2 удвоенного операнда,второй управляющий вход которогосоединен с выходом 20 управленияприемом в регистр 2 удвоенного операнда блока 12 управления, выход 21управления приемом в регистр операнда которого подсоединен ко входуприема регистра 3 операнда, выход22 управления сдвигом блока 12 управления подключен ко входам сдвигасумматора 1 и регистра 4 множителя,Иэ,табл. 1 следует, что цифры от 0 до 3 передаются на выход узла 5 без преобразования (передаются два младших двоичных разряда). Цифры 4 и ф 5 6 преобразуются через их дополнения до пяти (4-.5=-1, 5-5=0, 6-5=+1), Цифры 7 , .8 и 9 фф прецставляются в виде их дополнений до десяти (7-10=-3, 8-10 -2, 9-10=-1), Наличие сигнала на выходе 6 говорит о том, что цифра множителя на выходе 9 представлена выход 23 управления операцией блока12 управления подсоединен ко входууправления операцией сумматора 1,первый и второй выходы 24 и 25 управления передачей в сумматор блока12 управления подключены соответственно к первому и второму управляющимвходам коммутатора 10, выход 26 прибавления единицы блока 12 управлениясоединен с управляющим входом 27регистра 4 множителяРегистр 2 представляет собойрегистр сдвига с цепями коррекции,позволяющими за один такт выполнятьдесятичное умножение его содержимого на два. Данный регистр служит дляформирования кратных множимого в процессе выполнения умноженияВ качестве него может использоватьсяпреобразователь двоичного кода вдесятичный.2 О Коммутатор 10 представляет собойкомбинационный элемент И-ИЛИ, пропускающий на выход данные со своего.первого информационного входа при 25 наличии сигнала на своем первом управляющем входе и со второго информационного входа - при наличии сигнала ыа втором управляющем входе.Узел 5 преобразует четырехразрядный двоичный код текущей десятичнойцифры множителя и двухраэрядный двоичный код и Формирует сигналы на своих выходах в соответствии с табл. 1. с недостатком 10, т.е, к следующей десятичной цифре множителя необходимо прибавить единицу, Сигнална выходе 7 указывает, что цифрамножителя на выходе 9 представлена снедостатком 5, что необходимо 60 учесть при обработке следующей десятичной цифры множителя (цифру"5 при обработке следующей цифрымножителя можно представить как1/2). Если на выходе 8 знака 65 узла 5 1, то при обработке данприем в регистр 3 содержимого регистной десятичной цифры нужно выполнить вычитания, 0 - сложения.Множительное устройство работает следующим образом.В исходном состоянии в десятичные разряды (2-п) регистра 2 помещено множимое, в младшие и разрядов регистра 4 - множитель. Операнды представлены в коде 8-4-2-1. Старший и младший десятичные разряды регистра 2, старший десятичный разряд регистра 4, 10 сумматор 1 и регистр 3 установлены в нуль.Выполнение операции умножения осуществляется за (и+1) цикл, На каждом цикле обрабатывается одна десятичная цифра множителя, начиная с младшей, 15 каждый цикл выполняется за 0,1,2 или 3 такта сложения (вычитания) в зависимости от значения текущей десятичной цифры множителя и сигнала, сформированного на выходе 7 узла 5 20 при обработке предыдущей десятичной цифры множителя.Если при дбработке предыдущей десятичной цифры множителя на выходе узла 5 был сформирован 0, то д данный цикл выполняется следующим образом, Узел 5 преобразования цифры. анализирует текущую десятичную цифру множителя и в зависимости от ее значения в соответствии с табл. 130 формирует сигналы на своих выходах 6-9, поступающие на соответствующие входы 13-16 блока 12 управления.Блок 12 управления анализирует значение знака на своем входе 15 знака и,если знак положителен, формирует сигнал(+) на выходе 23,поступающий на вход управления операцией сумматора 1 и обеспечивающий выполнение сложения в сумматоре. Если же знак на входе 15 отрицателен, то на выходе 40 23 блока управления вырабатывается сигнал (-), поэтому в сумматоре 1 будет выполнено вычитание.Первый такт цикла выполняется в зависимости от кода, поступившего 4 на информационный вход 16 блока 12 управления.Если на входе 16 код011, то на первом такте блок управления формирует сигналы на выходах 17 и 24. Сигнал на выходе 24 обеспечивает передачу через коммутатор 10 на вход сумматора 1 содержимого регистра 2 (кода множимого). По сигналу с выхода 17 выполняется сложение или вычитание (в зависимости от сигнала на выходе 23 блока 12 управления) кода с выхода коммутатора с содержимым сумматора.Если на входе 16 блока 12 управления код 11, то кроме сигналов 60 на входах 17 и 24 вырабатывается Ьще Сигнал на выходе 19 блока управления. Сигнал на выходе 19 Формируется с задержкой, равной времени приема кода в регистр 2. Данный сигнал 65 поступает на первый управляющий вход регистра 2 и обеспечивает удвоениеего содержимого (в регистре-преобразователе Формируется код двухкрат-ного множимого). Если на входе 16 блока 12 управления код 110, то блок 12 управления формирует лишь сигнал на выходе 19, сигналы же на выходах 17 и 24 не вырабатываются.Одновременно, если на входе 13 блока 12 управления присутствует 1 то блок управления формируют сигнална выходе 26. Сигнал с выхоца 26поступает на управляющий вход регистра 4 множителя и обеспечивает прибавление 1 в соседний с обрабатываемым десятичный разряд множителя.На первом такте первого циклакроме вышеназванных сигналов блок12 управления формирует сигнал навыходе 21. Этот сигнал поступает навход приема регистра 3 операнда и обеспечивает прием в регистр 3 содержимого регистра 2 (кода множимого), прошедшего через узел 11 деления на два. Таким образом в регистре 3 фик-. сируется код 1/2-кратного множимого,Второй такт сложения- вычитания выполняется в том случае, если старшая двоичная цифра (цифра с весом ф 2) на входе 16 блока 12 управления равна 1, В этом случае блок 12 управления формирует сигналы на выходах 17,19,20,24Сигналы на выходах 17 и 24 выполняют действия, описанные выше для первого такта (к содержимому сумматора 1 прибавляется или вычитается в зависимости от сигнала на выходе 23 двукратное множимое). Сигнал на выходе 20 обеспечивает прием в регистр 2 содержимого регистра 3 операнда (1/2-кратного множимого), Сигнал на выходе 19формируется через время, достаточноедля приема кода в регистр 2 и обеспечивает удвоение его содержимого.Таким образом, к началу обработки следующей десятичной цифры множителяв регистре 2 будет зафиксирован кодмножимого.Сигнал сдвига на выходе 22 блок 12 управления формирует вместо первого такта сложения (вычитания) - прикоде 00 ф на своем информационномвходе 16, после первого такта сложения (вычитания) - при коде 011на входе 16, после второго такта -при кодах ф 10 или11 ф Сигнална выходе 22 обеспечивает сдвигвправо на один десятичный разряд содержимого сумматора 1 и регистра 4. Если при выполнении первого цикла на входе 16 блока 12 управления присутствует код 00, то одновременно с сигналом на выходе 22 блок 12управления вырабатывает сигнал навыходе 21. Этот сигнал обеспечиваетра 2 (кодамножимого), прошедшегочерез узел 11 деления на два, т.е.в регистре 3 фиксируется код 1/2-кратного множимого.На этом выполнение данного циклазаканчивается,5Если при обработке предыдущей десятичной цифры множн 1 еля на выходе 7узла 5 Формируется 1, то это значит, что данная циФра множителя былапредставлена с недостатком 5".Этот недостаток необходимо скомпенсировать при обработке текущей десятичной цифры множителя путем прибавления к сумме частичных произведенийв сумматоре 1 содержимого регистра3 (1/2-кратного множимого). Если при 5обработке текущей десятичной цифрымножителя необходимо вычесть множимое иэ содержимого сумматора 1, тоэто вычитание и прибавление 1/2-кратного множимого можно заменить вычи Отанием 1/2-кратного множнмого. Этообеспечивает уменьшение числа тактовсложения (вычитания), необходимыхдля обработки десятичной цифры множителя. В соответствии с этим выпол- днение данного цикла зависит от текущего значения на входах 15 и 16блока 12 управления.Первый такт такого цикла выполняется следующим образом.ЗОЕсли на входе 15 знака 15 блока12 управления (-) и в младшем двоичном разряде (разряде с весом фф 1 ф 1)входа 16 1, то на выходе 23 вырабатывается сигнал (-). В противномслучае на выходе 23 Формируется (+),Сдновременно блок 12 управления вырабатывает сигналы на выходах 19 и 25.Сигнал на выходе 25 обеспечивает передачу через коммутатор 10 содержимогорегистра 3 операнда (1/2-кратного . 4 О,множимого), которое по сигналу навыходе 17 прибавляется или вычитатется (и зависимости от сигнала наныходе 23) к содержимому сумматора 1.Если на входе 13 блока 12 управления 1, то кроме сигналов 17 и25 блок управления формирует сигнална ныходе 26, по которому в соседнийобрабатываемый десятичный разрядрегистра 4 множителя прибавляется111Если на входе 16 блока 12 управления код 10 или если на входе16 код 11 ф и на выходе 23 сигнал(-), то помимо сигналов на выходах17 и 25 блок 12 управления вырабатывает сигнал на выходе 19, выполняннций удвоение содержимого регистра 2,Таким образом, если на входе 16блока 12 управления код ф 10" илиесли на входе 16 код 11" и на еОвходе 15 знака сигнал (-) то к началу второго такта в регистре 2 будет сформирован код двухкратногомиожимого. В остальных случаях врегистре 2 сохранится множимое. 65 На втором такте сложения (вычитания) сигнал (+) или (-) на выходе 23 блока 12 управления совпадает со знаком на его входе 15. На этом такте в том случа.е, когда на его входе 16 блока 12 управления код 01 и на входе 15 (+) или когда на входе 16 код 10 или "11, Формируются сигналы на выходах 17 и 24, обеспечивающие прибавление или вычитание (н зависимости от сигнала на выходе 23) содержимого регистра 2 к содержимому сумматора 1. Кроме того, если на нходе 16 код 10 или если на входе 16 код фф 11 ф и на входе 15 знака (-) то вырабатываются сигналы на выходах 19 и 20 управления. Сигнал на. выходе 20 обеспечинает прием н регистр 2 содержимого регистра 3 (1/2-кратного множимого) . По сигналу с выхода 19 содержимое регистра 2 удваивается (Формируется код множимого), Если же на выходе 16 блока 12 управления код 11, а на входе 15 (+), то сигнал на выходе 20 не появляется, а вырабатывается только сигнал на выходе 19, по которому содержимое регистра 2 (множимое) удваивается (формируется двукратное множимое). На этом второй такт сложения (вычитания) заканчивается. Третий такт сложения необходим только в том случае, когда на нходе 16 блока 12 управления код 11, а на входе 15 знака в (+). В этом случае вырабатываются сигналы на выходах 17, 19,20 и 24 и на выходе 23 знака сигнал (+),Сигналы на ныходах 17 и 24 обеспечивают прибавление к содержимому сумматора 1.содержимого регистра 2 (двухкратного множимого).По сигналу с выхода 20 н регистр 2 принимается 1/2-кратное множимое из регистра 3. Сигнал с выхода 19 удваивает содержимое регистра 2 (формируется код множимого) .Таким образом , в регистре 2 к началу выполнения следующего цикла обязательно Фиксируется код множимого.Сигнал сдвига на выходе 22 вырабатывается после первого такта сложения (вычитания) - при коде ОО на выходе 16 или при коде 01 на входе 16 и знака (-) на входе 15,после второготакта - при код)з 01 и знака(+) на входе 15, при коде 11 и знаке (-) на входе 15 или при коде10 фф а после третьего такта - при коде 11 на входе 16 и знаке (+) на входе 15, Сигнал на выходе 22 обеспечивает сдвиг содержимого сумматора 1 и регистра 4 множителя вправо на один десятичный разряд. На этомвыполнение цикла заканчивается.Описанныйпорядок формированиясигналон в блоке 12 управления и потактные действия, производимые в мно,жительном устройстве при обработкеодной десятичной цифры множителя,13 14 832554 на вход 14 блока 12 управления напредыдущем цикле; М - множимое;Х 2 - умножение на два в регистре 2;Т - номер такта сложения или сдвига(СЦ); П - прием в регистр преобразователь 1/2-кратного множимого. Т аб я и ц а 2 В 14 Действия Управляющие сигналы Строка Т=1 Т=2 Т=З Т=4 Т=З Т=4 Т=2 Т=1 СД 1. У 22-1/2 М, -2 М, СДХ 2 П,Х 2 8. У 23 (-),У 18, У 25, У 19 У 26 поясняет табл. 2 (номера строк соответствуют номерам строк в табл. 1).В табл, 2 введены следующие обозначения 1 - сигнал на выходе блока 12 управления, имеющем 1-ый номер на фиг. 1; В 14 - сигнал, поступивший 2. У 23(+),У 18, У 22 У 24 4. У 23(+),У 18, У 23(+),У 18, У 24,У 19 У 24,У 20,У 19 5. У 23(-),У 18, У 22 У 24 6. У 227. У 23(+),У 18 У 22У 24 8. У 23(-),У 18, У 23(-),У 18, У 24,У 19,У 26 У 24,У 20,У 19 У 23 (+),У 18,У 25У 23(+),У 18,У 25 У 22 +1/2 М +М,Х 2+2 М, СДП, Х 216 продолжение табл, 2 1 1 314 Строка Управляющие сигналы Действия 9, У 23(+),У 18, У 25,У 19,У 6 У 23 (-),У 18, У 22У 24,У 20,У 19-1/2 М СД У 1 и У 2 10, У 23 (-),У 18, У 22 У 25,У 26 Схема узла преобразования цифры 5 элементы НЕ 28, - 30, входы которых соединены соответственно с двоичными разрядами с весами 1, 2 ф 15 и 4 (Х 1,Х 2,Х 4) четырехразрядного информационного входа узла 5 преобразования цифры, элементы И 31-38,причем первые входы элементов И 31 и 32 соединены ао входом элемента НЕ 28, 2 О выход которого подключен к первым входам элементов И 33 и 34, второй вход элемента И 31 соединен с выходом элемента НЕ 30, вход которого подсоединен ко второму входу элемента И 33,д 5 вход элемента НЕ 29 соединен со вторым входом элемента И 32 и первым входом элемента И 35, второй вход Которого соединен с выходом элемента НЕ 30, первый, второй и третий входы элемента И 36 соединены соответственно со входами элементов НЕ 30,29 и 28, выход элемента НЕ 29 подключен к первым входам элементов И 37 и 38, вторые входы которых соединены со входом элемента НЕ 30, третий вход элемента И 37 соединен с первым входом элемента И 34, второй вход которого подключен к двоичному разряду с весом 8 (Х 8) четырехразрядного информационного входа узла .5 преобра зования цифры, элементы ИЛИ 39-43, причем входы элемента ИЛИ 39 соединены с выходами элементов И 31, 32 и 33, .а выход 44 с двоичным разрядом с весом 1 (У 1) информационного 45 выхода 9 узла 5 преобразования цифры, двоичный разряд с весом 2 (У 2) которого соединен с выходом элементаиЛИ 40, входы которого соединены свыходами элементов И 32, 34 и 35, выход 8 знака узла 5 преобразования цифры подключен к выходу элемента ИЛИ 41, первый вход которого подсоединен к выходу элемента И 37, а второй вход - к выходу элемента И Зб ипервому входу элемента ИЛИ 42, второй вход которого соединен с третьим входом элемента ИЛИ 41 и вторым входом элемента И 34, входы элемента ИЛИ 43 подсоединены к выходам элементов И 33 и 38, вЫходы элементов ИЛИ 42 и 43 бО соединены соответственно с выходами б и 7 узла 5 преобразования цифры.Схема узла преобразования цифры обеспечивает преобразование текущей десятичной цифры множителя в соответ Т=1 Т 2 Т=З Т=4 стрии с табл. 1 на основании выражений:Уб =- Х 8 + Х 4 Х 2 Х 1; У 7 = Х 4 Х 1 + Х 4 Х 2;У 8 .= Х 8 + Х 4 Х 2 Х 1 + Х 4 Х 2 Х 1; У 1 = Х 4 Х 1 + Х 2 Х 1 + Х 4 Х 1; У 2 = Х 2 Х 1 + Х 8 Х 1 + Х 4 Х 2,". где Уб-У 8 сигналы, появляющиеся на выходах6-8 узла 5 преобразования цифры соответственно;выходы двоичныхразрядов с весами1 и 2 двухразрядного информационного выхода узла 5 соответственно;Х 8,Х 4,Х 2,Х 1 - двоичные разрядыс весами 8,4 2/ 11 четырехразрядного информационного входаузла 5.Узел 11 деления на два представляет собой комбинационную схему, кодна выходе которой равен частному отделения на два десятичного числа,поступившего на ее вход. Каждый десятичный разряд узла 11 функционируетв соответствии с выражениямиЕ 8 = ЯР 8 + ЯР 4 Р 2;Е 4 = ЯР 8 + ЯР 4 Р 2 + ЯР 8 Р 2;Е 2 = Р 4 Р 2 + ЯР 4 + ЯР 4 Р 2; (2)21 = ЯР 2 + ЯР 2,где Е 8,24,Е 2,Е 1 - значения двоичныхразрядов с весами8 49 Фю 2 и 1 Усятичных цифр навыходе узла 11;Р 8,Р 4,Р 2 - значения двоичныхразрядов с весами8 41 /"2 соответствующих десятичныхциФр на входе узла 11;Я значение двоичногоразряда веса 1соседней старшейдесятичной цифрына входе узла 11.Реализация схемы одного десятичного разряда узла 11 деления на два,5функционирующего в соответствии с(2), приведена на фкг. 3. Схема содержит элементы НЕ 45-48, входы которых подключены соответственно кдвоичным разрядам Я, Р 8, Р 4, Р 2 навходе десятичного разряда узла 11;элементы И 49-57, причем первые входы элементов И 49-52 соединены совходом элемента НЕ 45, выход которого подключен к первому входу 5элемента И 53, второй вход которогоподключен ко второму входу элементаИ 49 и входу элемента НЕ 46, выходкоторого соединен со вторым входомИ 52, третий вход которого соединен Ос первым входом элемента И 54 и выходом НЕ 48, вход которого подключенко вторым входам элементов И 51 иИ 50, третий вход которого соединенсо входом элемента НЕ 47, вторым входом элемента И 54 и первым входомэлемента И 55, второй вход которогоподсоединен к первому входу элементаИ 56 и выходу элемента НЕ 45, входкоторого подключен к первому входуэлемента И 57, второй вход которогосоединен с выходом элемента НЕ 48,вход которого подключен ко второмувходу элемента И 56, выход элементаНЕ 47 соединен с третьим входом элемента И 51; элементы ИЛИ 58-61, причем входы элемента ИЛИ 58 соединеныс выходами элементов,И 49 и 50, входы элемента ИЛИ 59 соединены с выходами элементов И 51-53, входы элемента ИЛИ 60 подключены к выходам 40элементов И 51,54 и 55,входы элементаИЛИ 61 присоединены к выходам элементов И 56 и 57, выходы элементовИЛИ 58-61 являются соответственновыходами Е 8 - 21 данного десятичногоразряда узла 11,Данная схема узла 11 обеспечиваетделение на два кода, поступившего наего вход.Важную роль при выполнении операции умножения играет блок 12управления, который может быть реализованкак микропрограммным,так и аппаратнымпутем. Аппаратная реализация приведена на фиг. 4. Даннаясхема формирующая управляющие сигналы в соответствии с табл, 2 содержит генератор62 тактов; двухраэрядный двоичныйсчетчик 63, счетный вход которогоподключен к выходу генератора 62 так"тов; триггеры 64-66, причем первый 60и второй выходы триггера 64 подсоединены к первому и второму входамтриггера 65, третий вход которогосоединен с установочным входом счетчика 63, счетный вход которого под ключен ко входу триггера бб; элементы НЕ 67-69, причем вход элемента НЕ 67 подключен ко входу 15 знака блока 12 управления, двоичный разрядвеса 1 (У 1) информационного двух- разрядного входа 16 которого соединен со входом 70 элемента НЕ 68;элементы И 71-87, первые входы которых соецинены с выходом генератора 62импульсов, второй вход 88 элемента И 71 подключен к выходу 0 счетчика 63, выход 1 которого подсоединен ко вторым входам элементов И 72- 74, третий вход элемента И 72 соединен с первым выходом 89 триггера 65, второй выход 90 которого подключен ко второму входу элемейта И 75, третий вход которого подсоединен к выходу 2 счетчика 63, выход 1 которого соединен со вторж. вхоцом элемента И 76, третий вход которого подсоединен к четвертым входам элементов И 72 и 75 третьим входам элементов И 73 и 74,вторым ходам элементов И 77-79 и к двоичному разрядувеса 2 (У 2) информационного входа 16 блока 12 управления, разряд веса 1 (У 1) которого соединен с пятым входом элемента И 75, шестой входкоторого подключен к выходу элемента НЕ 67, вход которого подсоединен к четвертому входу элемента И 73 и к третьему входу элемента И 78, четвертый вход которого соединен с выходом 01 счетчика 63, третьими входами элементов И 77 и 79 и вторыми входами элементов И 80 и 81, третийвход элемента И 80 подсоединен ко второму входу И 82 и ко второму выходу триггера 65, первый выход которого подключен к четвертому входу элемента И 77 и второму входу элемента И 83, третий вход которого. соединен со вторыми входами элементов И 84 и 85 и с третьим входом элемента И 79, четвертый вход которого подсоединен к четвертому входу элемента И 74 и к выходу элемента НЕ 68, вход которого соединен с третьим входом элемента И 81, четвертым входом элемента И .83 и третьим входом элемента И 82, второй вход которого подключен к третьему входу элемента И 84, выход которого соединен со вторым выходом 25 управления передачей в сумматор блока 12 управления, первый управляющий вход 13 которого подключен к третьему входу элемента И 85, выход которого соединен с выходом 26 прибавления единицы блока 12 управления, второй управляющий вход 14 которого соединен с третьим .входом элемента И 71, выход которого подключен к первому входу триггера 64, выход триггера 66 соединен со вторым входом шестнадцатого элемента И 86, выход которого подключен к выходу 21 управления приемом в регистр операнда блока 12 управления, выход