Мажоритарный элемент

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 1750052 А 51)5 Н 03 К 19 ОСУДАРСТВЕННЫЙ КОМИТЕТО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМРИ ГКНТ СССР ПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИ ЛЬСТ 4/2102, Бюл. % 27(46) 23.71) Нау лизации различных май из тринадцати перетроении различных тки дискретной инфоретения - расширение зможностей и области я реа функц по ерабо изоб ых воное обьединение Астро(57) Изобретение относитвычислительной технике К, Арак тво С 23, 19 ство С 23, 19 ЛЕМЕН ся ка и можелянССР8С т соемент мент, мажодены мутаМажоритарный элеме ммутатора "1 из 16", эл ЛИ, многопороговый эле ия поставленной цели в мент дополнительно вв мутатор "1 из 16" и ком ил 1 табл,7,СР8,Ттоматике иет быть ис(Я О О (Я Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств переработки дискретной информации,Известен мажоритарный элемент, содеркащий первый и второй коммутаторы "1 из 16", девять входов переменных, элемент И, элемент ИЛИ, шины нулевого и единичного логических потенциалов.Недостатками этого мажоритарного элемента являются узкие функциональные возможности и область применения, обусловленные выполнением только мажоритарных функций "5 или более из 9", "4 или более из 7","3 или более из 5" и"2 или более из 3";Наиболее близким по технической сущности к предлагаемому является мажоритарный элемент, содержащий первый - третий коммутаторы "1 из 16", первые - четвертые адресные входы которых. соединены соответственно с одноименными входами пол ьзов жоритар менных устрой ст мации. функцио примене держит т И, элеме Для дост ритарны четверть тор "1 из ано длныхприв перЦельнальнния,ри конт Ииженй элей ком8". 2 переменных мажоритарного элемента, пятый - седьмой входы переменных, элемент И, первый - четвертый входы которого соединены соответственно с восьмым - одиннадцатым входами переменных, а выход - с вторым, третьим, пятым, девятым информационными входами первогокоммутатора "1 из 16" и с первым информационным входом второго коммутатора "1 из 16", шину нулевого логического потенциала, соединенную с первым информационным входом первого коммутатора "1 из. 16" и с входами стробирования первого - третьего коммутаторов "1 иэ 16", шину единичного логического потенциала, многопороговый элемент, первый, второй, третий и четвертый входы аргументов которого соединены соответственно с восьмым - одиннадцатым входами переменных, а пятый и шестой входы - соответственно с шинами нулевого и единичного логических потенциалов, первый выход - с четвертым, шестым, седьмым, десятым, одиннадцатым, тринадцатым информаци10 20 25 30 40 онными оходами первого коммутатора "1 иэ 16", с вторым, третьим, пятым, девятым информационными входами второго коммутаторэ "1 из 16" и с первым информационным входом третьего коммутатора "1 из 16", а второй выход - с восьмым, двенадцатым, четырнадцатым, пятнадцатым информационными входами первого коммутатора "1 из 16", с четвертым, шестым, седьмым, десятым, одиннадцатым, тринадцатым информационными входами второго коммутатора "1 из 16" и с вторым, пятым, девятым инфор мационными, входами третьего коммутатора "1 из 16", третий выход- с шестнадцатым информационным входом первого коммутатора "1 из 16", с восьмым, двенадцатым, четырнадцатым, пятнадцатым информационными оходами второго коммутатора "1 из 16", и с четоертым, шестым, седьмым, десятым, одиннадцатым, тринадцатым информационными входами третьего коммутатора "1 из 16", элемент ИЛИ, первый - четвертый входы которого соединены соответственно с восьмым - одиннадцатым входами переменных, шестнадцатый информационный вход второго коммутатора "1 из 16" соединен с восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными . входами третьего коммутатора "1 из 16", многопороговый элемент содержит первый, второй и третий коммутаторы "1 из 8", выходы которых соединены соответственно с первьм - третьим выходами многопорогового элемента, элемент И, выход которого соединен с четвертым, шестым, седьмым информационными входами первого коммутатора "1 из 8", с вторым, третьим и пятым информационными входами второгокоммутатора "1 из 8" и с первым информационным входом третьего коммутатора "1 из 8", элемент ИЛИ, первый - третий, пятый информационные входы первого коммутатора "1 из 8" и первый вход второго коммутатора "1 из 8" соединены с шиной нулевого логического потенциала, а восьмой информационный вход третьего коммутатора "1 из 8" - с шиной единичного логического потенциала.Н едОстатками. этого мажа рита рнотоэлемента являются узкие функциональные возможности и область применения, обусловленные выполнением только мажоритарйых функций "6 или более из 11", "5 или более из 9", "4 или более из 7", "3 или более из 5" и "2 или более из 3".Цель изобретения - расширение функциональных возможностей и области применения за счет обеспечения дополнительной мажоритарной функции "7 или более иэ 13",Поставленная цель достигается тем, что о мажоритарный элемент, содержащий первый - третий коммутаторы "1 из 16", первые - четвертые адресные входы которых соединены соответственно одноименными входами переменных мажоритарного элемента. пятый - седьмой входы переменных, элемент И, первый - четвертый входы которого соединены соответственно с восьмым - одиннадцатым входами переменных. а выход - с вторым, третьим, пятым и девятым информационными входами первого коммутатора "1 из 16" и с первым информационным входом второго коммутатора "1 из 16", шину нулевого логического потенциала, соединенную с первым информационным входом первого коммутатора "1 из 16" и с входами стробирооания первого - третьего коммутаторов "1 из 16", шину единичного логического потенциала, многопороговый элемент, первый - четвертый входы аргументов которого соединены соответственно с восьмым - одиннадцатым входами переменньо, а пятый и шестой входы - соответственно с шинами нулевого и единичного логических потенциалов, первый выход - с четвертым, шестым, седьмым, десятым. одиннадцатым и тринадцатым информационными входами первого коммутатора "1 из 16", с вторым, третьим, пятым и девятым информационными входами второю коммутатора "1 из 16" и с первым информационным входом третьего коммутатора "1 из 16", второй выход - с восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами первого коммутатора "1 из 16", с четвертым, шестым, седьмым, десятым, одиннадцатым и тринадцатым инфорМационными входами второго коммутатора "1 из 16" и с вторым, третьим, пятым и девятым информационными входами третьего коммутатора "1 из 16", третий выход - с шестнадцатым информационным входом первого коммутатора "1 из 16", с восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами второго коммутатора "1 из 16" и с четвертым, шестым, седьмым, десятым. одиннадцатым, тринадцагым информационными входами третьего коммутатора "1 из 16", элемент ИЛИ, первый - четвертый входы которого соединены соответственно с восьмым - одиннадцатым входами переменных, шестнадцатый информационный вход второго коммутатора "1 из 16" соединен с восьмым, двенадцатым, четырнадцатым, пятнадцатым информационными входами третьего коммутатора "1 из 16", многопороговый элемент содержит первый - третий коммутаторы "1 из 8", выходы которых соединенысоответственно с первым - третьим выходами многопорогового элемента, элемент И, выход которого соединен с четвертым, шестым и седьмым информационными входами первого коммутатора "1 из 8", с вторым, третьим, пятым информационными входами второго коммутатора "1 из 8" и с первым информационным входом третьего коммутатора "1 из 8", элемент ИЛИ, первый -10 третий и пятый информационные входы первого коммутатора "1 из 8" и первый вход второго коммутатора "1 из 8" соединены с шиной нулевого логического потенциала, а восьмой информационный вход третьего коммутатора "1 из 8" - .с шиной единичного 15 логического потенциала, дополнительно введены двенадцатый и тринадцатый входы переменных, четвертый коммутатор "1 из 16", вход стробирования которого соединен 20 с шиной нулевого логического потенциала, первый - четвертый адресный входы - с одноименными входами переменных, а шестнадцать 1 й информационный вход - с шиной единичного логического потенциала,коммутатор "1 из 8", вход стробирования которого соединен с шиной нулевого логического потенциала, первый - третий адресные входы - соответственно с пятым -седьмым входами переменных, а выход - С ты И, ИЛИ и многопороговый элемент содержат по два дополнительных входа, соединенных соответственно с двенадцатым и тринадцатым входами переменных,многопороговый элемент содержит четвертым выход, причем первый информационный вход коммутатора "1 из 8" мажоритарного элемента соединен с выходом первого коммутатора "1 из 16", второй,40 третий и пятый информационные входы - с выходом второго коммутатора "1 из 16", четвертый, шестой и седьмой информационные входы - с выходом третьего коммутатора "1 из 16", восьмой информационный вход - с выходом четвертого коммутатора "1 из 16", первый информационный вход четвертого коммутатора "1 из 16" соединен с вторым выходом многопорогового элемента, второй, третйй, пятый и девятый 50 информационные входы - с третьим выходом многопорогового элемента, четвертый, шестой, седьмой, десятый, одиннадцатый, трйнадцатый информационные входы - с четвертым выходом многопорогового элемента, восьмой, двенадцатый, четырнадцатый и пятнадцатый информационные входы - с шестнадцатым информационным входом третьего коммутатора "1 из 16" и свыходом элемента ИЛИ, многопороговый элемент дополнительно содержит четвервыходом мажоритарного элемента, элемен тый коммутатор "1 из 8", мажоритарный элемент "2 или более из 3", а элементы И, ИЛИ содержат по одному дополнительному входу, причем первый - третий входы многопорогового элемента соединены соответственно с первым - третьим адресными входами всех его коммутаторов "2 из 8", четвертый, пятый и шестой входы - соответственно с первыми, вторыми и третьими входами его элементов И, ИЛИ и мажоритарного элемента "2 или более из 3", выход мажоритарного элемента "2 или более из 3" соединен с восьмым информационным входом первого коммутатора "1 из 8", с четвертым, шестым и седьмьм информационными входами второго коммутатора "1 из 8". свторым, третьим и пятым информационными входами третьего коммутатора "1 из 8", с первым информационным входом четвертого коммутатора "1 из 8"; выход элемента ИЛИ соединен с восьмым информационным входом второго коммутатора "1 из 8", с четвертым, шестым и седьмым информационными входами третьего коммутатора "1 из 8"., с вторым, третьим и пятым информационными входами четвертого коммутатора "1 из 8", четвертый, шестой, седьмой и восьмой информационные входы четвертого коммутатора "1 из 8" соединены с шиной единич-ного логического потенцйала, а его выход - с четвертым выходом многопороговаго эле-. мента.На фиг, 1 представлена функциональная схема предлагаемого мажоритарного элемента; на фиг, 2 - функциональная схема многопорогового элемента,Мажоритарный элемент (фиг, 1) содеркит с первого по четвертый 1 - 4 коммутаторы со структурой "1 из 16", коммутатор 5 со структурой "1 из 8", элемент 6 И 6, мйогопороговый элемент 7 шести аргументов, элемент бИЛИ 8, с первого по тринадцатый 9-21 входов переменных, вйход 22 макори- тарного элемента, шины нулевого 23 и единичного 24 логических потенциалов, Многопороговый элемент 7 шести аргументов в своа очередь содержит четыре коммутатора 25 - 28, элемент ЗИ 29, мажоритарный элемент 30 со структурой "2 или более из 3", элемент ЗИЛИ 31 и четыре выхода 32-35, Причем с первого йо четвертый входов переменных 9-12 устройства соединены соответственно с адресными входами коммутаторов 1 - 4, с пятого по седьмой входы 13-15 переменных- с адресными входами коммутатора 5, с восьмого по тринадцатый входы 16-21 переменных - с входами элемента 6 И 6, многопорогового элемента 7 иэлемента 6 ИЛИ 8. Первый инфоомационный вход коммутатора 5 соединых 16-18, а входы элементов 29-31 - с входами переменных 19-21, Выходы коммутаторов 25-28 соединены соответственно с выходами 32-35 многопорогового элемента 7, Выход элемента 29 соединен с четвертым, шестым, седьмым информационными входами коммутатора 25, с вторым, третьим, пятым информационными входами коммутатора 26 и с первым информационным входом коммутатора 27. выход элемента 30 соединен с восьмым информационным входом коммутатора 25, с четвертым. шестым, седьмым информационными входами коммутатора 26, с вторым, третьим, пятым информационными входами коммутатора 27 и с первым информационным входом коммутатора 28, выход элемента 31 соединен с восьмым информационным входом коммутатора 26, с четвертым, шестым; седьмым информационными входами коммутатора 27 и с вторым, третьим, пятым информационными входами коммутатора 28, Первый, второй, третий, пятый информационные входы коммутатора 25 и первый информационный вход коммутатора 26 соединены с шиной нулевого логического потенциала 23, восьмой информационный вход коммутатора 27 и четвертый, шестой, седьмой информационные входы коммутатора 28 соединены с шиной единичного логического потенциала 24.Мажоритарный элемент (фиг, 1) работает следующим образом.Для реализации мажоритарной функций "7 или более из 13" к входам 9-21 подаются соответственно переменные Х 1 - Х 1 з.При этом если во входных кодовых комбинациях Х 1-Х 1 з содержатся 7 или более логических единиц ("1"), то на выходе 22 мажоритарного элемента возникает единичный логический потенциал ("1"). При других входных кодовых комбинаций переменных Х 1 - Х 1 з на выходе 22 мажоритарного элемента имеется нулевой логический сигнал ("0"),Мажоритарная функция "6 или более из11" реализуется при приложении нулевых логических потенциалов к"двум из входов 9 - 21 и произвольных переменных Х - к остальным входам, Аналогично этому мажоритарная функция "5 или более из 9" реализуется при подаче нулевых потенциалов к четырем из входов переменных 9-21, мажоритарная функция "4 или более из 7" - 5 при подаче нулевых потенциалов к шестивходам переменных, мажоритарная функция "3 или более из 5" - при подаче нулевых потенциалов к восьми входам переменных.а мажоритарная функция "2 или более из 3" нен с выходом коммутатора 1, второй,.третий и пятый информационные входы - с выходом второго коммутатора 2, четвертый, шестой и седьмой информационные входы - с выходом третьего коммутатора 3, вось мой информационный вход - с выходом четвертого коммутатора 4, а его выход соединен с выходом 22 устройства. Выход элемента 6 И 6 соединен с вторым, третьим, пятым, девятым информационными входа ми коммутатора 1 и с первым информацион-, ным входами коммутатора 2, первый выход многопорогового элемента 7 соединен с четвертым, шестым. седьмым, деслтым, одиннадцатым, тринадцатым информаци онньцли входами коммутатора 1, с вторым, третьим, пятым, девятым информационными входами коммутатора 2 и с первым информационньм входом коммутатора 3, второй выход многопорогового элемента 7 20 соединен с восьмым, двенадцатым, четырнадцатым, плтнадцатым информационными входами коммутатора 1, с четвертым, шестью, седьмь 1 м, десятым, одиннадцатым, тринадцатым информационными входами 25 коммутатора, с вторым третьим, пятым, девятым информационными входами коммутатора 3 и с первым информационным входом коммутатора 4, третий выход много- порогового элемента 7 соединен с шестнад цатым информационнь 1 м входом коммутатора 1, с восьмым, двенадцатым, четырнадцатым, плтнадцатым информационными входами коммутатора 2, с четвертым, шестым, седьмым, десятым, одинадцатым, три надцатым информационными входами коммутатора 3 и с вторым, третьим, пятым, девятым информационными входами коммутатора 4, четвертый выход многопорогооого элемента 7 соединен с шестнадцатым 40 информационным входом коммутатора 2, с восьмым, двенадцатым, четырнадцатым, пятнадцатым информационными входами коммутатора 3 и с четвертым, шестьм, седьмым, десятым, одинадцатым, тринадцатым 45 информационными входами коммутатора 4, выход элемента бИЛИ 8 соединен с шестнадцатым йнформационнь 1 м входом комму- . татора 3 и с восьмым, двенадцатым, четырнадцатым, пятнадцатым информаци онными входами коммутатора 4. Первый информационный вход коммутатора 1 и входы стробирования коммутаторов 1 - 5 соединены с шиной 23 нулевого логического потенциала, а шестнадцатый информацион ный вход коммутатора 4 соединен с шиной 24 единичного логического потенциала.В многопороговом элементе 7 (фиг, 2) адресные входы коммутаторов 25-28 соединены соответственно с входами перемен- при подаче нулевых потенциалов к десяти входам переменных,Многопороговый элемент 7 (фиг. 2) работает следующим образом.При наличии пяти или более логических единиц из шести переменных Хв-Х 1 з, приложенных к его соответствующим входам 16 - 21, на первом его выходе 32 возникаетединичный потенциал, а при остальных кодах - нулевой сигнал, Аналогично этому при наличии четырех или более единиц из шести единичный потенциал возникает на его втором выходе 33, при наличии трех или более единиц из шести единичный потенциал возникает на его третьем выходе 34, а при наличии двух или более единиц из шести - на четвертом выходе 35.Полная таблица истинности представлена для многопорогового элемента 7 шестипеременных,Таким образом, предлагаемый мажоритарный элемент реализует все возможные мажоритарные функции "7 или более из 13", "6 или более из 11", "5 или более из 9", "4или более из 7", "3 или более из 5" и "2 или более из 3", что свидетельствует о его широких функциональных вазможностях и области применения.Формула изобретенияМажоритарный элемент, содержащий первый - третий коммутаторы "1 из 16", ,первые - четвертые адресные входы которых соединены соответственно с одноименными входами переменных мажоритарного элемента, пятый - седьмой входы переменных, элемент И, первый - четвертый входы которого соединены соответственно с восьмым - одиннадцатым входами переменных. а выход - с вторым, третьим, пятым и девятым информационными входами первого коммутатора "1 из 16" и с первым информационным входом второго коммутатора "1 из 16", шину нулевого логического потенциала, соединенную с первым информационным входом первого коммутатора "1 из 16" и с входами стробирования первого - третьего коммутаторов "1 из 16", шину единичного логического потенциала, многопороговый элемент, первый - четвертый входы аргументов которого соединены соответственнос восьмым - одиннадцатым входами переменньх, а пятый и шестой входы - соответственно с шинами нулевого и единичного логических потенциалов, первый выход - счетвертым, шестым. седьмым, десятым, одиннадцатым и тринадцатым информационными входами первого коммутатора "1 из 16", с вторым, третьим, пятым и девятым информационными входами втооого коммутатора "1 из 16" и с первым информацион 10 15 20 25 30 35 40 45 50 55 ным входом третьего коммутатора "1 из 16", второй выход - с восьмым, двенадцатым, четырнадцатым и пятнадцатым информаци. онными входами первого коммутатора "1 из 16", с четвертым. шестым. седьмым, десятым, одиннадцатым и тринадцатым информационными входами второго коммутатора "1 из 16" и с вторым, третьим, пятым и девятым информационными входами третьего коммутатора "1 иэ 16", третий выход - с шестнадцатым информационным входом первого коммутатора "1 из 16", с восьмым, двенадцатым, четырнадцатым и пятнадцатым йнформационными входами второго коммутатора "1 из 16" и с четвертым. шестым, седьмым, десятым, одиннадцатым и тринадцатым информационными входами третьего коммутатора "1 иэ 16", элемент ИЛИ, первый - четвертый входы которого соединены соответственно с восьмым - одиннадцатым входами переменных, шестнадцатый информационный вход второго коммутатора "1 иэ 16" соединен с восьмым, двенадцатым, четырнадцатым и пятнадцатым информационными входами третьего коммутатора "1 иэ 16", многопороговый элемент содержит первый - третий коммутаторы "1 из 8", выходы которых соединены соответственно с первым - третьим выходами многопорогового элемента, элемент И, выход которого соединен с четвертым. шестым и седьмым информационными входами первого коммутатора "1 из 8", с вторым, третьим и пятым информационными входами второго коммутатора "1 из 8" и с первым информационным входом третьего коммутатора "1 из 8", элемент ИЛИ, первый - третий и пятый информационные входы первого коммутатора "1 из 8" и первый вход второго коммутатора "1 из 8" соединены с шиной нулевого логического потенциала, а восьмой информационный вход третьего коммутатора "1 из 8" - с шиной единичного логического потенциала, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных воэможностей и области применения за счет реализации мажоритарной функции "7 или более из 13", в него дополнительно введены двенадцатый и тринадцатый входы переменных, четвертый коммутатор "1 из 16", входстробирования которого соединен с шиной нулевого логического потенциала, первый. - четвертый адресный входы - с одноименными входами переменных, а шестнадцатый информационный вход - с шиной единичного логического потенциала, коммутатор "1 из 8", вход стробирования которого соединен с шиной нулевого логического потенциала, первый - третий адресные входы - соответственно спятым - седьмым входами переменных, а Выход - с выходом мажоритарного элемента; элементы И, ИЛИ и многапорогооый элемент содержит по два дополнительных охода; соединенных соответственно с дое надцатым и тринадцатьол входами переменных, многопорогооый элемент содержит четвертый выход, причем первый информационный вход коммутатора "1 иэ 8" макоритарного элемента соединен с выходом 10 первого коммутатора "1 из 16", второй; третий и пятый информационные входы - с выходом второго коммутатора "1 из 16", четвертый, шестой и седьмой информационные входы - с выходом третьего 15 коммутатора "1 из 16", восьмой йнформационный вход - свыходом четвертого коммутатора "1 из 16", первый информационный вход четвертого ксммутатора "1 из 16" соединен с вторым выходом многопорогового 20 элемента, второй, третий, пятыйи девятый информациОнные входы - с третьим выходом многопброгооого элемента, четвертый, шестой, седьмой, десятый, одиннадцатый л тринадцатый информационные входы - с 25 четвертым выходом многопорогового элемента, восьмой, двенадцатый, четырнадцатый и пятнадцатый инФормационные входы - с шестнадцатым инфбрмационным входом третьего коммутатора "1 из 16" и с вы ходом элемента ИЛИ, многопороговый элемент дополнительно сбдержит четвертый коммутатор "1 из 8", мажоритарный элемент "2 или более из 3", а его элементы И, ИЛИ содержат по одному дополнительному входу, причем первый - третий входы многопорогового элемента соединены соответственно с первым - третьим адресными входами всех его коммутаторов "1 из 8", четвертый, пятый и шестой входы - соответственно с первыми, вторыми и третьими входами его элементов И; ИЛИ и макоритарного элемента "2 или более из 3", выход мажоритарного элемента "2 или более из 3" соединен с восьмым информационным входом первого коммутатора "1 из 8", с четвертым, шестым и седьмым информационными входами второго коммутатора "1 из 8", с вторым, третьим и пятым информационными входами третьего коммутатора "1 из 8", с первым информационным входом чегвертого коммутатора "1 из 8", выход элемента ИЛИ соединен с восьмым информационным входом второго коммутатора "1 из 8", с четвертым, шестым и седьмым информационными входами третьего коммутатора."1 из 8", с вторым, третьим,и пятым информационными входами четвертого коммутатора "1 из 8", четвертый, шестой, седьмой и восьмой информационные входы четвертого коммутатора "1 из 8" соединены с шиной единичного логического потенциала. а его оыход - с четвертым выходом многопорогового элемента,Заказ 2604 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб,. 4/5