Цифровой вольтметр среднеквадратического значения переменного напряжения

.БКБ,."1 Яйг,А ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИ ИДЕТЕЛ ЬСТВУ ВТОРСКОМ(71) Львовский политехнический институт им. Ленинского комсомола(56) Смеляков В.В. Цифровая измерительная аппаратура инфранизких частот. - М.: Энергия, 1975, с.62, рис. 2.7.Горлач А,А., Минц М.Я., Чинков В,Н. Цифровая обработка сигналов в измерительной технике. - Киев, Техника, 1985, с.59, рис, 13, (54) ЦИФРОВОЙ ВОЛЬТМЕТР СРЕДНЕ- КВАДРАТИЧЕСКОГО ЗНАЧЕНИЯ ПЕРЕМЕННОГО НАПРЯЖЕНИЯ(57) Изобретение относится к электроизмерительной технике и может быть использовано для измерения среднеквадратического значения переменного напряжения. Цель изобретения - повышение точности измерения, достигается тем, что в устройство, содержащее аналоговый коммутатор 1, аналого-цифровой преобразователь 2, вычислительное 3, блок 4 индикации и блок 5 управления, дополнительно введены дифференциальный операционный усилитель 6, источник 7 опорного напряжения и цифроаналоговый преобразователь 8 с соответствующими связями. Повышение точности измерения позволяет улучшить контроль качества производства и распределения электроэнергии, 3 ил.1652933 сумматора 9 подключены соответственно к первому входу вычислительного блока 3 и первому выходу первого селектора 11, к второму выходу вычислительного блока 3, выходу первого регистра 13, выходам второго регистра 14 и второго постоянного запоминающего блока 19, а также к выходу третьего регистра 15, выход сумматора 9 соединен с вторым вьходом первого селектора 11, входом второго регистра 14 и первым входом умножителя 10 кодов, второй вход которого подключен к выходам первого 18 и третьего 20 постоянных запоминающих блоков, первому выходу второго селектора 12, а выход умножителя 10 кодов - к входам первого 11 и второго 12 селекторов и первого регистра,13, второй выход второго селектора 12 соединен с входом третьего регистра 15, последовательно соединенными четвертым регистром 16 и первым постоянным запоминающим блоком 18, а также последовательно соединенными пятым регистром 17 и блоком 21 извлечения квадратного корня, выход которого является первым выходом вычислительного блока 3. Кроме того, управляющие входы сумматора 9, умножителя 10, - первого и второго селекторов 11 и 12, первых четырех регистров 13-16 постоянных запоминающих блоков 18-20, а также вход инвертора 22, выход которого подключен к управляющему входу пятого регистра 17, являются соответствующими управляющими входами вычислительного блока 3,Блок 5 управления содержит триггер 23 Шмитта, О-триггер 24, счетный триггер 25, кварцевый генератор 26, первый 27 и второй,28 счетчики, регистр 29, первый 30 и второй 31 логическис элементы 2 И, первый 32 и второй 33 элементы задержки, первый 34 и второй 35 дешифра;оры, элемент 2 ИЛИ 36, элемент 2 И-НЕ 37, постоянный эапоминающий блок 38, первую 39, вторую 40 и третью 41 дифференцирующие цепи.Вход блока 5 управления через триггер 23 Шмитта подключен к первому входу первого элемента 2 И 30 и О-входу О-триггера 24. инверсный выход которого соединен с вторым входом первого элемента 2 И 30, а его вход синхронизации - с выходом кварцевого генеоатора 26, входами первого счетчика 27, второго элемента 33 задержки,первыми входами элементов 2 ИЛИ 36 и 2 ИН, вторым адресным в,".одом остоянного запоминающего блока 38 и входом синхронизации счетного триггера 25, выход счетного триггера 25 соединен с третьим адресным входом постоянного запоминаюратного корня и инвертор 22, причем щего блока 38, выход второго элемента 33 первый, второй, третий и четвертый входы задержки подкл,очен к вторым входам элеИзобретение относится к измерительной технике и может быть использованодля измерения среднеквадратическогозначения переменного напряжения и в качестве базового устройства в фазочувствительных вольтметрах, корреляционныхизмерительных устройствах, преобразователях мощности поглощения., измерителяхдгюротности, генераторах стандартных сигналов,Целью изобретения является повышение точности измерения.На фиг. 1 представлена схема цифрового вольтметра; на фиг, 2 - схема вычисли тельного блока; на Фиг, 3 - схема блокауправления.Цифровой вольтметр среднеквадра. ического значения переменного напряженияссдержит аналоговый коммутатор 1, последовательно соединенные аналого-цифровой праобразова-ель 2, вычислительныйблок 3 и блок 4 индикации, а также блок 5управленияаналоговый сумматор 6, источник 7 опорного напряжения и цифроаналоговый преобразователь 8.Вход блока 5 управления подключен кпервому информационному входу аналогового коммутатора 1 и входному зажимувольтметра, Г 1 ервы., второй, третиЙ выходыблока 5 управления соединены соответственно с управляющими входами аналогового коммутатора 1, аналого-цифровогопреобразователя 2 и вычислительного блока 3. Первый, второй и третий входы аналогового сумматора 6 подключенысоотвстственно к выходам аналогового коммутатора 1, источника 7 опорного напряжения и цифроаналогового преобразователя8, информационный вход которого сосдинен с выходом вычислительного блока 3,Выход аналогового сумматора 6 подключенк информационному входу аналого-цифровсчо прсобразоватепя 2, четвертый выходблока 5 управления соединен с вторым управляющим входом аналогового коммутатора 1, третий информационный входкоторого подключен к земляной шине, выход источника 7 опорного напряженияподключен к второму информационномувходу аналогового коммутатора 1 и входаманалого-цирового 2 и цифроаналогового8 преобразователей, Кроме того, вьчислительный блок З.содержит сумматор о, ую ожитель 10 кодов, первый 11 и второй 12селекторы, первый 13, второй 14,третий 15,четвертый 16 и пятый 17 регистры, первый18, второй 19 и третий 20 постоянные запоминающие блоки, блок 21 извлечения квад 5 10 15 20 25 30 40 45 50 бо5 10 20 25 30 40 45 50 ментов 2 ИЛИ 36 и 2 И - НЕ 37, выходы которых соединены с входами второго элемента2 И 31, выход которого подключен к первомувходу постоянного запоминающего блока38, выход первого элемента 2 И 30 соединен с управляющим входом регистра 29 ичерез первый элемент 32 задержки - свходами установки "0" первого 27 и второго 28 счетчиков, выходы которых подключены соответственно к входам первогодешифратора 34 и регистра 29, а также квходу второго дешифратора 35, выходы которых соединены соответственно с четвертым, пятым, шестым, седьмым ивосьмым адресными входами постоянногозапоминающего блока 38, первый, второйи третий выходы которого подключены через дифференцирующие цепи 39 - 41 к соответствующим выходам блока 5 управления,первая и вторая группа выходов которогоподключены соответственно к группе выходов регистра 29 и постоянного запоминающего блока 38,Цифровой вольтметр среднеквадратического значения переменного напряжения работает следующим образом.Блок 5 управления выделяет период колебаний входного сигнала, определяющийочередные интервалы измерения, и осуществляет равномерную по времени дискретизацию входного сигнала,В каждом иэ этих интервалов измерения на вход аналого-цифрового преобразователя 2 подается напряжение, равное;сумме значения 0 входного напряжения втекущий момент времени (т,е. в )-м шагедискретизации), подключаемого к входуаналогового сумматора 6 аналоговым коммутатором 1, опорного напряжения Ос, с выходаисточника 7 опорного напряжения и напряженияОос обратной связи с выхода цифроаналогового преобразователя 8, причем 00 прямо пропорционально значению 0-1входного напряжения в предыдущем шаге0 - 1) дискретизации.Затем вычислительный блок 3 при помощи соответствующих управляющих сигналов осуществляет обработку полученныхкодов от аналого-цифрового преобразователя 2 с целью получения действующего значения напряжения входного сигнала,Блок 4 индикации обеспечивает выдачурезультата на соответствующее табло.Кроме того, блок 5 управления выделяетдва интервала Тк 1 и Тк 2 для коррекции погрешностей измерения предлагаемого цифрового вольтметра, подключая на выходаналогового коммутатора 1 соответственнонулевое напряжение от земляной шины иопорное напряжение от источника 7, и преобразует их, как и в случае входного сигнала (см. ниже).Блок 5 управления работает следующим образом.Триггер Шмитта 23, О-триггер 24 и логический элемент 2 И 30 выделяет период колебаний входного сигнала, формируя в начале каждого текущего периода импульс, синхронизированный с импульсом опорной последовательности с выхода генератора26, Зтот импульс своим передним фронтом производит перенос кода иэ счетчика 27 в регистр 29, а через время, определяемое элементом 32 задержки, установку счетчика 27 в "0", В течение текущего периода Т счетчик 27 подсчитывает число импульсов опорной частоты следования 1 о с выхода кварцевого генератора 26Йт =0 Т 1 11) код которого в начале следующего периода Т+ переносится в регистр 29, после чего становится адресным для третьего постоянного запоминающего блока 20 вычислительного блока 3, где по адресу й т записан код числа 2/М тЗлемент 33 задержки, логические элементы 2 ИЛИ 36, 2 И - НЕ 37, 2 И 31 и счетный триггер 25 формируют младшие разряды адресных входов обращения к постоянномузапоминающему блоку 38 блока 5 управления, в котором зашита таблица управляющих сигналов для аналогового коммутатора 1, аналого-цифрового преобразователя 2 ивычислительного блока 3, При этом старшие разряды адресных входов постоянного запоминающего блока 38 представляют собой соответственно выход дешифратора 34, на котором появляется логический "0" при "нулевом" состоянии разрядных выходов счетчика 27, и выходы дешифратора 35, на которых формируются интервалы Тк 1 и Тк 2 коррекции погрешностей предлагаемого цифрового вольтметра и управление для первых точек дискретизации периодов, следующих после Тк 1 и Тк 2.Дифференцирующие цепи 39 - 41 формируют короткие импульсы на соответствующих управляющих выходах.Из фиг. 3 видно, что каждый интервал1 дискретизации входного сигнала представляет собой два периода опорной частоты 10 или один период работы младшего разряда счетчика 27 и состоит из четырех тактов 71, т 2, тз, 74 В течение каждого из четырех тактов два раза осуществляется обращение к постоянному запоминающемублоку 38 блока 5 управления.Вычислительный блок 3 работает следующим образом.В течение первого такта т 1 ачереднога интервала дискретизации 11 входного сигнала производится преобразование аналогоцифровым преобразователем 2 напряжения С выхода аналогового сумматора 6, равнога сумме значения О 1 входного напряжения в ) м интервале дискретизации, опорного найряжени.акоп с выхода источника 7 и напряжения Ьос обратой связи с Выхода цифроаналогового преобразователя 8, котораа прямо пропорционально значению 01-1 входного напряжения в (1-1)-и интервале дискретизации, код И;-1 которого поступает на вход циФрааналогавого преабразоватеЛя 8 с выхода первого регистра 13 вычислиГельнога блока, Затем полученный кад с выхода аналого.цифрового преобразователя 2 при помощи сумматора 9 суммируется с кодами И,-1 с выхода регистра 13 -.Опп КАцп)причем КАцп- расчетное значение коэФфициента преобразования аналого-цифравога преобразователя 2, с в: сходов второго постоянного запоминающеа блока 19 и вьчитается кад корректирующей величины А с выходов третьего регистра 15,.В начале второго такта ъ 2 коды с выхо дов сумматора 9 и первого постоянного запоминающего устройства 18, в котором зашиты значения корректирующего коэффицив та К,р, записываются во входные регистры умножителя 10 кодов, гда перемнажаются, после чего результат фиксируетгя в выходном регистое умножителя 10, а затем тгереписывается в первый регистр 13 и в начале третьего такта тэ через селекторы 11, 12- во входные регистры умнажиталя 1(:,В течение третьего такта тэ производится пер множение, г,е, возведение в квадрат, кода, Результат с выхода умнажи-еля 10 чсреэ селектор 11 подается на вход сумматора 9, на другой вход которого с вы;алов второго регистра 14 поступает код ранеа наког.ленной суммы кодов квадратов мгновенных значений напряжения входного сигнала. Результат суммирования записывается в выход, ом регистре сумматора 9, после чего переносится во второй регистр 14,Четвертый такт ц используется только в начале текущего периода вход ого сигнала, т,е. в первом интервале дискретизации.При агам во входные регистры умнажигеля 10 кодов записывэатся коды с выходов сумматора 9 вместо записи результата суммирования ва второй регистр 14) и третьего постояннао запоминающего алака 20. После этога результат перемножения перено 15 20 30 35 40 15 50 Л; = - Г ЛАк + Ооп - Л ЦАП ( К ЦАП + . К ЦАп ) ++ ОзпЛКАЦП (2) причем ЛАк, ЬЦАп, ЬАцп, Лау - напряжение смещения нуля соответственно аналогового коммутатора 1, цифроаналогового преобразователя 8, аналога-цифрового преобразователя 2, аналогового сумматора 6;15 20 25 30 40 Введение аналатоваго сумматора 6, ис. точника 7 опорного напряжения и цифроаналогового преобразователя 8 обеспечивает работу аналого-цифрового преобразователя 2 в окрестностях одной 45 точки ( Ооп +О 1 -О 1-1), следствием чегоявляется практически полное исключение систематической составляющей аддитивной погрешности устройства и значительное снижение погрешностей от изменения 50 коэффициентов преобразования преобразователей 2 и 8 при введении корректирующих поправок Лк и Ккор программы вычисления среднеквадратическога значения напряжения вычислительным блоком 3,Увеличение точности измерения среднеквадратического значения переменного напряжения промышленной сети в цифровом вольтметре по сравнению с прототипом приводит к улучшению контроля за качестКкор = Ооп + Лдк + Ооп (ОопКдцп ++ Л цдп )( К цдп + Л К цдп ) + Лоу + Л дцпх(Кдцп+ЛКдцп ОопКдцп+ОопКдцп- Лк - ОопКлцп (1 -- ) (3)ЛКцлпК цдп Кцдп - расчетное значение коэффициента преобразования цифроаналогового преобразователя 8;Л Кцдп и Л Кдцп - систематические отклонения реальных значений коэффициентов преобразования соответственно цифроаналогового 8 и аналого-цифрового 2 преобразователей от расчетных,Полученное значениеЛк в дальнейшем используется в программе, выполняемой вычислительным блоком 3. и хранится в третьем регистре 15 до следующего интервала ее определения,Корректирующий коэффициент Ккор вводится для коррекции погрешности отклонения от расчетного значения коэффициента преобразования цифроаналогового преобразователя 8, Периодически, как и в случае Тк 1, счетчиком 28 и дешифратором 35 выделЯетсЯ интеРвал Тк 2 опРеДелениЯ Ккор, в течение которого на выход аналогового коммутатора 1 подключается напряжение Ооп с выхода источника 7, а четвертый регистр 16 устанавливается в состояние логической "1",При этом на выходе первого постоянного запоминающего блока 18 появляется код "Ооп КАЦП", КатОРЫй В КОНЦЕ ПЕРВОГО таКта т 1 пореписывается в первый регистр 13, а четвертый регистр 16 сбрасывается в "0",В остальном работа вычислительного блока 3 аналогична случаю Тк 1. ПО завершении Тк 2 дешифратор 35 блока 5 управления выделяет интервал первой точки дискретизации следующего периода, в течение которого производится умножение кода из второго регистра 14 на число 2/й тк 2 и запись результата в четвертый регистр 16 для обращения к первому постоянному запоминающему блоку 18, где записаны соответствующие коды Ккор, В результате к концу интервала; выделенного на выходе дешифратора 35 блока 5 управления, в регистре 16 сформируется код величины По адресу Ккор в постоянном запоминающем блоке 18 записано значение корректирующего коэффициентаКкор = (1+ Л К цдп/К цдп ) (4) Введение в цифровой вольтметр корректирующих величин Лк и Ккор в процессе преобразования входного сигнала на текущем -м интервале дискретизации совместно с введением Отрицательной обратной связи с цифроаналоговым преобразователем 8 предыдущего резул.1 ата преобразования и добавки опорноо напряжения приводит к работе аналога"Цифрового преобразователя 2 практически в акРестнаспх ОДной точки Ооп +:О 1-Ц, чта позволяет значительно уточнить результат преобразования входного сигнала: М 1 =Ц + Л дк + Ооп - ( И 1 - 1 + Лдцп )( Кцдп + Л к)цдп ) + Л 0 у + Лдцп 1 х х(Клцп+ЛКдцп)+И 1 - 1 - ОопКдцп- Л,1 к =О 1 кдп+(ц - ц - 1) хЛК,пх Кдцп + (О 1 - О 1 - 1) Кдцп хК дцпЛК;цдп ЛК.х Ц - 1 ххцпАЦПЦАПЛК цдпЛКдцпКцдпКдцп где Л Кцдп - отклонение коэффициента преобразования цифроаналогового преобразователя 8 в )-м интервале дискретизации, учитывающее как мультипликативную погрешность, так и погрешность от нелинейности.При этом для периодического входного сигнала относительная погрешность измерения среднеквадратическаго значения напряжения составитЛКцлпЛКдцп Л 9 цдп ЛКдцпвом производства и распределения электроэнергии, а следовательно, ее рациональному использованию в случае использования цифрового вольтметра в энергосистемах промышленной сети,Формула изобретения Цифровой вольтметр среднеквадратического значения переменного напряжения, содержащий аналоговый коммутатор, последовательно соединенные аналогоцифровой преобразователь, вычислительный блок и блок индикации, а также блок управления, вход которого подключен к первому информационному входу аналогового коммутатора и входному зажиму вольтметра, а первый, второй и третий выходы блока управления соединены соответственно с управляющими входами аналогового коммутатора, аналого-цифровога преобразователя и вычислигельнаго блока, о т л и ч а ю щ и йс я тем, что, с целью повышения точности измерения, в него введены аналоговый сумматор, источник опорного напряжения и цифроаналоговый преобразователь, причем первый, второй и третий входы аналогового сумматора подключены соответственно к вы; одам аналогового коммутатора, источника опорнага напряжения и цифроаналогового преобразователя, информационный вход которого соединен с выходом вычислитель- нога блока, выход, аналагавого сумматора подключен к информационному входу аналого-цифрового преобразователя, четверть,й выход блока управления соединен с вторым управляющим входом аналогового коммутатора, третий информационный вход которого подключен к земляной шине, выход источника опорного напряжения подключен к второму информационному входу аналогового коммутатора и входам аналогоцифрового и цифроаналогового преобразователя, кроме того, вычислительный блок содержит сумматор, умножитель кодов, первый и второй селекторы, с первого по пятый регистры, первый, второй и третий постоянные запоминающие блоки, блок извлечения квадратного корня и инвертор, причем первый, второй, третий и четвертый входы сумматора псдключены соответственно к первому входу вычислительного блока и первому выходу первого селектора, второму еыходу вычислительнога блока и выходу первого регистра, выходам второго регистра и второго постоянного запоминающего блока, а также к выходу третьего ре-истра, выход сумматора соединен с вторым выходом первого селектора, входом второго регистра и первым входом умножителя кодов, второй вход которого подключен к выходам первого и третьего постоянных 5 10 15 20 25 30 35 40 45 50 запоминающих блоков и первому выходу второго селектора, а выход умножителя кодов - к входам первого и второго селекторов и первого регистра, второй выход второго селектора соединен с входом третьего регистра, с последовательно соединенными четвертым регистром и первым постоянным запоминающим блоком, а также последовательно соединенными пятым регистром и блоком извлечения квадратного корня, выход которого является первым выходом вычислительного блока, кроме того, управляющие входы сумматора, умножителя, селекторов, первых четырех регистров, постоянных запоминающих блоков, а также вход инвертора, выход которого подключен к управляющему входу пятого регистра, являются соответствующими управляющими входами вычислительного блока, кроме того, блок управления содержит триггер Шмитта, О-триггер, счетный триггер, кварцевый генератор, первый и второй счетчики, регистР, первый и второй логические элементы 2 И, первый и второй элементы задержки,первый и второй дешифраторы, элемент ИЛИ, элемент 2 И - НЕ, постоянный запоминающий блок, первую, вторую и третью дифференцирующие цепи, причем вход блока управления через триггер Шмитта подключен к первому входу первого элемента 2 И и О-входу О-триггера, инверсный выход которого соединен с вторым входом первого элемента 2 И, а его вход синхронизации - с выходом кварцевого генератора, входами первого счетчика, второго элемента задержки, первыми входами элементов ИЛИ и 2 И - НЕ, вторым адресным входом постоянного запоминающего блока и входом синхронизации счетного триггера, выход которого соединен с третьим адресным входом постоянного запоминающего блока, выход второго элемента задержки подключен к вторым входам элементов ИЛИ и 2 ИНЕ, выходы которых соединены с входами второго элемента 2 И, выход которого подключен к первому адресному входу постоянного запоминающего блока, выход первого элемента 2 И соединен с управляющим входом регистра и через первый элемент задержки - с входами установки в нулевое состояние первого и второго счетчиков, выходы которых подключены соответственно к входам первого дешифратора и регистра, а также к входу второго дешифратора, выходы первого и второго дешифраторов соответственно - с четвертым-восьмым адресными входами постоянного запоминающего блока, первый, второй и третий выходы которого подключены через дифференцирующие цепи к соответствующим выходам блока уп 1 б 52933 14равления, первая и вторая группы выходов которого подключены соответственно к группам выходов регистра и постоянногозапоминающего блока.1652933Й.1Составитель Е. Зверев Редактор А. Маковская Техред М.Моргентэл Корректор, С. Чер каз 1771 Тираж 428 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гэга