Цифроаналоговое дифференцирующее устройство

(57)вычи ИФРОАНАЛОГОВОЕ ЮЩЕЕ УСТРОЙСТВО зобретение относится лительной технике и ФФЕРЕНавтоматикередназначенфВВЙ ю.1 САНИЕ ИЗО 635783/24-244.11.883.11,90. Бюл. В 43Н,И. Макаренко,Н. Буценко81.32 (088.8)вторское свидетельств2035, кл, 0 06 3 3/00,вторское свидетельст1919, кл. 6 06 3 3/00,для вычисления производной от частотно- импульсного сигнала по времени с представлением результата в аналоговой форме.Цель изобретения - повышене точности. Устройство содержит генератор 1 тактовых импульсов, синхронизатор 2, блок 3 управления, счетчики 4 - 6, блок 7 инвертирования, преобразователь 8 прямого кода в обратный, регистр 9, цифроаналоговый преобразователь 10, кодоуправляемый усилитель 11, формирователь 12 эталонных интервалов времени, элементы И 13 и 14, элемент ИЛИ 15, регистр 16, сумматор 17, управляемый делитель 18 частоты, блок 20 о задержки 7 ил15 20 25 30 35 50 55 К= С+И,Изобретение относится к автоматике ивычислительной технике и предназначено. для вычисления производной от частотно- импульсного сигнала по времени с представлением результата в аналоговой форме.Цель изобретения - повышение точности,На фиг.1 приведена блок-схема устройства; на фиг,2 - временные диаграммы, поясняющие работу синхронизатора, устройства управления и формирователя эталонных интервалов времени; на фиг.3 -временные диаграммы, поясняющие работу по включению питания формирователя импульсов, блока задержки, первого регистра и управляемого делителя частоты; на фиг,4- структура блока задержки; на фиг.5 - структура блока управления; на фиг.6 - структура формирователя эталонных интервалов времени; на фиг,7 - структура синхронизатора.Цифроаналоговое дифференцирующее устройство содержит генератор 1 тактовых импульсов, синхронизатор 2, блок 3 управления, счетчики 4 - 6, блок 7 инвертирования, преобразователь 8 прямого кода в обратный, регистр 9, цифроаналоговый преобразователь 10, кодоуправляемый усили. тель 11, формирователь 12 эталонных интервалов времени, элементы И 13 и 14,элемент ИЛИ 15, регистр 16, сумматор 17, управляемый делитель 18 частоты, формирователь 19 импульса по включению питания и блок 20 задержки.Блок 20 задержки (фиг,4) содержит счетчик 21, элемент И 22 и элемент НЕ 23.Блок 3 управления (фиг.5) содержит триггеры 24 и 25, элементы И 26-28 и элементы НЕ 29 и 30.Формирователь 12 (фиг.б) содержит счетчик 31 и элемент И 32 Синхронизатор 2 (фиг.7) содержит триггер 33 и элементы И 34 - 39, Устройство работает следующим обра-,зом. Импульсы с генератора 1 частоты Еог поступают на первый вход синхронизатора 2, на второй вход которого поступают импульсы входной частоты, При этом синхронизатор 2 на каждый входной импульс частоты Евх со сдвигом на интервал10(х - формирует импульс, совпадаюЕо 2щий во времени с одним из импульсов эталонной частоты Ео 2. Частота с выхода синхронизатора 2 поступает на управляемый делитель 18 частоты, где происходит ее деление на число где С - код счетчика 6, соответствующий входной частоте Евх, измеряемой за эталонный интервал времени;Й - сопзт, определяющая максимальную скорость изменения входной частоты Евх. 3ЕвхИмпульсы частоты к с выхода делителя 12 поступают на второй вход блока 3 управления (фиг.5), который формирует накаждый импульс частоты к три импульса:Евхна первом выходе блока управления - импульс "Перезапись 2"; на втором выходе - импульс "Сброс"; на третьем выходе - импульс "Перезапись 1".Импульсы, формируемые блоком 3 управления, сдвинуты во времени на1с.=2 Ео 1Рассмотрим работу устройства при включении питания,По включении питания на выходе формирователя 19 импульсов появляется выходной сигнал, который устанавливает в ноль счетчик 6, управляемый делитель 18 частоты и формирователь 12 эталонных интервалов, а также поступает на вход установки кода блока 20. На счетчике 21 устанавливается код, соответствующий "3", На вычитающий счетный вход счетчика 21 подается частота Евх/К. При считывании кода до нуля на выходе счетчика 21 появляется напряжение низкого уровня, соответствующее логическому нулю, который запрещает прохождение частоты Е вх/К на вход счетчика 21 до следующего включения питания. Далее уровень логического нуля инвертируется на элементе 23, и на выходе блока 20 задержки появляется сигнал, соответствующий логической единице, который разрешает прохождение импульса "Перезапись 1" на вход регистра 9. Таким образом, во избежание выдачи неправильной информации Овых по включению питания на вход цифроаналогового преобразователя поступает информация после третьего импульса Е вх/КРабота устройства при неизменной частоте Евх состоит в следующем.Импульс "Перезапись 1", формируемый блоком 3, осуществляет перезапись кода счетчика 6 в регистр 16, соответствующий входной частоте Евх, измеренной за эталонный интервал времени тэ. Кроме. этого, импульс "Перезапись 1" вводит информацию в регистр 9 из счетчика 5 через преобразователь 8, который позволяет переписывать прямое значение кода счетчика 5 в регистр9, с ры ве раз рав мо вс етс ве (ма ряд нол раз 11 бло щес код чик "Пе пор дав где щесО,иприразвысгичеливизмупралива6 ввходциенчастначаловобесрезчикаЕвх/окон деливаниемТ дч = 1 эт+ Твх М. (2)з выражения (2) видно, что период Тудч Е ЭтаЛОННОГО ИНтЕРВаЛа ВРЕМЕНИ 1 эт1ичину Твх й, что обеспечивает нор ую работу устройства в сторону увели- частоты. Число выбирается с учетом мально возможной скорости изменеходного сигнала. Кроме того, при боль на ве маль чени макс ния ли старший разряд в счетчике 5, кото- является знаковым, равен нулю, и.инсное значение, кроме знакового яда, если знаковый разряд в счетчике 5 н единице. При неизменной частоте к 5 енту прихода импульса "Перезапись 1" етчике 5 на всех разрядах устанавливауровень высокого напряжения, соотствующий логической единице симальный код), а в регистре 9 все раз , кроме знакового, устанавливаются в . На выходах цифроаналогового преобвателя 10 и кодоупраляемого усилителя ормируется нулевой сигнал.Импульс "Перезапись 2", формируемый 15 ом 3, открывает блок 7, тем самым осувляя перезапись инверсного значения счетчика 4 в счетчик 5, причем в счет к моменту формирования импульса езапись 2" устанавливается код, про иональный текущему значению периоодной частоты и равныйкТвхТ 0202 - период тактовой частоты Е 02,адьнейшее заполнение счетчика 5 осувляется тактовой частотой Е 02 от кода при неизменной частоте Евх к моменту ода импульса "Перезапись 1" на всех ядах счетчика устанавливаются уровни кого напряжения, соответствующие локой единице, Импульс сброса устанавет счетчик 4 в ноль, обеспечивая рение последующего периода с выхода ляемого делителя 18 частоты устанав т также через элемент ИЛИ 15 счетчик оль, подготавливая его к измерениюУой частоты Евх, устанавливает коэффиделения в управляемом делителе 18 ты с сумматора 17, а также определяет 40 о формирования эталонных интерваремени в формирователе 12, который ечивает прохождение частоты Евх чеогический элемент И 13 на вход счети запрещает прохождение импульса на вход устройства управления до ания эталонного интервала времени.ричем период на выходеуправляемого еля 18 частоты Тудч (время преобразоустройства) определяется выражени 1 эт Твх, ВрЕМя ПрЕОбраЗОВаНИя уСтрсй-:; ства практически не зависит от входной частоты и определяется эталонным интервалом времени, что обеспечивает требуемую точность вычисления в широком диапазоне частот.В случае увеличения частоты Евх к моменту прихода импульса "Перезапись 1", период на выходе уп равляемого делителя 18 частоты уменьшается, при этом в счетчике 5 устанавливается код числа меньше максимального значения, а в регистре 9 через преобразователь 8 - инверсное значение кода счетчика 5, кроме знакового разряда.На выходе кодоуправляемого усилителя11 появляется положительный аналоговый сигнал, что свидетельствует о повышении частоты.В случае понижения частоты Евх к моменту прихода импульса "Перезапись 1", период на выходе управляемого делителя частоты увеличивается, при этом счетчик 5 переполняется, знаковый разряд становится нулевым, а младшие разряды счетчика несут информацию об уменьшении входной частоты. В регистре 9 импульсом "Перезапись 1" через преобразователь 8 устанавливается прямой код счетчика 5. На выходе кодоуправляемого усилителя 11 появляется отрицательный аналоговый сигнал (фиг.3) что свидетельствует о понижении частоты.Алгоритм функционирования устройства может быть записан в видеО вых =КК 1Кг(Твхп - Твхп - 1)1 Т 02где К= С+ 1 ч;К 1 - коэффициент передачи цифроаналогового преобразователя;Кг - коэффициент кодоуправляемогоусилителя, Кг - :и - количество разрядов счетчика 6;Твхп и Твх п- два соседних периодаследования импульсов.ВыРазив Твхп и Твх ичеРез Евх, полУчаютК К 1 КгЛЕвхвыхТО 2(Евх+ЕвхЛЕвх)Пренебрегая вторым членом (вследствие его малости) в знаменателе (3), получаютКК 1К 2 ЬЕ вхОвыхТ 02ЕвхУстремляя Т 02 к нулю (повышая тактовую частоту), получают(4)г"Е.аЗаменяя в выражении (4) коэффициентС = 1 эт Евх, получают2 2К 1 тэтЕвх б Евхживых=22 Евх бСОбозначив - 1 эт = Кз, получаютК 1 22 пбЕвхОвых=КзТаким образом, предложенное устройство позволяет формировать производнуюот частотного сигнала с высокой точностьюи в широком диапазоне входных частот, таккак вычисление производной не зависит отвходной частоты. 25ЕМКОСТЬ СЧЕтЧИКа 6 Сбмакс ВЫбИРаЕтСЯиз условия максимально возможной входной частоты и требуемого быстродействия иопределяется выражениемтэтСбмакс тТвхмаксгде Твх макс - период максимально возможной входной частоты,Минимальная входная частота определяется выражением 351Евхмин -ЬтМаксимальная емкость счетчиков 4 и 5определяется выражением1 эт+Твхй 40Смакс02Тактовая частота Ео 2 должна быть на2 - 3 порядка выше максимально возможнойвходной частоты Евх макс.Формула изобретения 45Цифроаналоговое дифференцирующееустройство, содержащее генератор тактовых импульсов, блок инвертирования, синхронизатор, блок управления и три счетчика,причем выходы первого счетчика соединены с информационными входами блока инвертирования, выходы которого соединеныс установочными входами второго счетчика,а управляющий вход подключен к первомувыходу блока управления, первый и второй 55выходы генератора тактовых импульсов соединены с первыми входами тактироеанияблока управления и синхронизатора, о т л ич а ю щ е е с я тем, что, с целью повышения точности, е него введены два регистра, управляемый делитель частоты, преобразователь прямого кода в обратный, сумматор, цифроаналоговый преобразователь, кодо- управляемый усилитель, блок задержки, два элемента И, элемент ИЛИ, формирователь эталонных интервалов времени, причем информационный вход устройства соединен с вторым входом тактирования синхронизатора, выход которого соединен с первым входом первого элемента И и тактовым входом управляемого делителя частоты, выход которого соединен с информационным входом тактирования блока управления, второй выход которого соединен с управляющими входами управляемого делителя частоты и формирователя эталонных интервалов времени, входом сброса первого сетчика и первым входом элемента ИЛИ, выход которого соединен с входом сброса третьего счетчика, выходы которого соединены с информационными входами первого регистра, выходы которого соединены с управляющими входами кодоуправляемого усилителя и входами первого слагаемого сумматора, выходы которого соединены с входами задания коэффициента пересчета управляемого делителя частоты, вход сброса устройства соединен с вторым входом элемента ИЛИ, управляющим входом блока задержки и входами сброса управляемого делителя частоты и формирователя эталонных интервалов времени, второй выход генератора тактовых импульсов соединен со счетными входами первого и второго счетчиков и тактовым входом формирователя эталонных интервалов времени, выход которого соединен с вторым входом первого элемента И и третьим входом тактирования блока управления, третий выход которого соединен с входом синхронизации первого регистра и первым входом второго элемента И, второй вход которого соединен с выходом блока задержки, а выход подключен к входу синхронизации второго регистра, выходы которого соединены с входами цифроаналогового преобразователя, выход которого соединен с информационным входом кодоуправляемого усилителя, выход которого соединен с выходом устройства, выходы второго счетчика соединены с входами преобразователя прямого кода в обратный, выходы которого соединены с информационными входа-, ми второго регистра, установочные входы первой и второй групп устройства соединены с входами задания задержки блока задержки и входами второго слагаемого сумматора соответственно, 16087091608709Составитель А, Чеканов едактор И. Шмакова Техред М.Моргентал Корректор Л.Бескид аказ 3620 Тираж 427 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СС113035, Москва, Ж, Раушская наб., 4/5оизводственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101