Многоканальный дискретно-аналоговый фильтр

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 51) 117 04 19 0 САНИЕ ИЗОБРЕТЕНИ адержкия 5,10 и Р 20 ате 72.544(088.8)Е 1 есйгоп Оеч 1288-292. емые ум и линии реализу аналого втор РЕТНО-АНАЛО о основ биква рог ложе ни с ляющении фЦель л ало тров выше Втор бретения дост 1 ого изменения з зависимости мплитуд этих от мныхр садеонизаиль и исла зап итных т степени отсинхр 21, ит коммутаторы 1 иор 2, сумматоры 3,по и 3 л-ты я нетов, 5 ил ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИПРИ ГКНТ СССР Н А ВТОРСНСМУ СВИДЕТЕЛЬСТВ(54) М 110 ГОКАНАЛЬ 11 ЬЙ ЛИСГОВЫЙ ФИЛЬТР(57) Изобретение относидискретнои обработки сиизобретения - уменьшенивлияний между каналами. и 4 и 6, блоки выборки-хране и 19, блоки стробирования 22, блок сравнения 8, Аормиь 9 строб-сигнала, коммутируножители 11, 14, 17, 18 и 20 задержки 12 и 16, Устройство ет многоканальный дискретновый рекурсивньп фильтр одка, в у структуры котоно ;.ратное звено, яв я базовым звеном при построеь ого погядка, о и ается путемИзобретение относится к технике дискретной обработке сигналов и может использоваться в электросвязи, автоматике и измерительной технике для фильтрации аналоговых сигналов, поступающих по независимым каналам с различными характеристиками канальных Фильтров.Цель изобретения - уменьшение вза г1 э имных влияний между каналами путем адаптивного изменения числа защитных позиций в зависимости от степени отличия амплитуд этих отсчетов.На Фиг,1 представлена блок-схема предлагаемого многоканального дискретно-анялогового Фильтра; на фйг.2 - временные диаграммы, поясняющие работу предлагаемого устройства, на фиг.З - пример реализации блока срав нения, на фиг.4 - пример построения формирователя стробирования на фиг.5 - один из возможных вариантов построения синхронизатора.Многоканальный дискретно-аналого вьй фильтр содержит (фиг, 1) первый коммутатор 1, синхронизатор 2, первый сумматор 3, первый элемент 4 задержки, первый блок 5 выборки-хранения (БВХ), второй элемент 6 задержки, первый блок 7 стробирования, блок 8 сравнения, формирователь 9 строб-сигнала, второй блок 10 стробирования, первый умножитель 11 (коммутируемый), первую линию 12 задержки (ЛЗ), третий сумматор 13, второй умножитель (коммутируемый) 14, второй 15 БЕХ, вторую 16 ЛЗ, третий 17, четвертый 18 умножители (коммутируемые), третий 19 БВХ, пятый умножитель 20 (коммутируемый), второй сумматор 21, третий блок 22 стробирования, второй коммутатор 23.Блок сравнения 8 содержит (фиг.З) выпрямители 24, компаратор 25, коммутаторы 26 и 27, блок 28 иэ и аттенюаторов, компаратор 29, сумматор 30, схемы 3 1 и 32 совпадения, ревгрсивный сумматор 33 (счетчик),Формирователь строб-сигнала содержит (фиг.4) двоичный счетчик 34, коммутаторы 35 и 36.Синхронизатор содержит (Фиг,5) тактовый генератор 37, делитель на два 38, делитель 39 на (1+1), делитель на два 40, счетчик на (И+1) 41 и одновибратор 42. Предлагаемый многоканальный дискретно-аналоговый Фильтр работает следующим образомУплотненная во времени последовательность (0, фиг.2 а) отсчетов входных сигналов формируется коммутатором 1 кяк схематически показано на фиг.2 я, для случая И = 4. Цифрами нясфиг,2 а обозначен номер канала, отсчет которого подключается на выход коммутаторав данном тактовом интервале Т., периодичность вь;борки отсчетов одного канала равна периоду дискретизации Тд и одинакова для всех каналов. Один из тактовых интервалов (обозначенный на Фиг,2 а цифрой О) оставлен незаполненным (для реализации этого, например, последний вход коммутатора 1 может бь;ть заземлен), что, как будет пока ано ниж-. необходимо для обеспечения во:можности адаптивного изменения числа защитных Позиций при сохранении с.:нхронности работы всех блоков устройства,В соответствии -., Ьи. :я частотаследования отсчетов сигналов на выходе коммутатора 1 равна (М+) т д, Тогда еслг с целью ум;и: ения взаимных влияний мьду каналами введено И 1 защитных позиций на один цикл дли.тельностью У (при рав:ээрном распределении числа позиций это соответствует 1 защитным позициям между каждой парой смежных отсчетов, вводимьх в линии 12 и 16 задержки, то частота сдвига линий задержки равнаБ , = (1 + 1) .(И + 1) т;" .Один иэ возможных вариантов структуры входного или выходного сигналовлиний 12 и 16 задержки при 1 = 4 показан на фиг.2 п (11 ). В данном случае отсчеты, подлежащие обработке,следуют на первых иэ 1+1 позиций накаждом интервале, длительностью Т .(д = 1, 2),В устройстве использованы две линии 12 и 16 задержки, обеспечивающиесдвиг ото э.-ов соответственно наИ(1+1) и (И")(1+1) интервалов, длительностью ГВ соответствии сцелью пре,;лагамого изобр: тенияструктура выходного сигнала сумматора 3 перед вводом в первую линию12 задержки на (1+И) (1+1) периодов-1Гддолжна быть изменена в соответствии со степенью отличия смежныхотсчетов: если П;+,Г;, то числозащитньх позиций . ь;лу этими отсче,5 10 4 задержки показан на Аиг,2 в, Входной и выходной сигнал первого элемен 15 раз больший отсчет превышает меньший. 20 ход коммутатора 26 проключается мень 25 на блок 28 из и аттенюаторон, Па кажсигнала коммутатора 27, чем на предыодущем, поэтому сигнал на выходах комна выходах кампаратара 29, может быть втором случае соответственно уменьшается. Выходы нескольких старших разрядов реверсивного сумматора 33 подаются далее на вход Аормирователя 9строб-сигнала, который выбирает, накакой из 1+1 тактовых позиций в дантами может быть уменьшено или оставлена без изменения, если НН1+( то число 1 в данном случае желательно увеличить. С этой целью выходной сигнал П (Лиг,2 б) сумматора 3 подается на первый элемент 4 задержки, обеспечивающий задержку отсчета на Т.; выходной сигнал первого элемента1 та 4 задержки подается на входы блока 8 сравнения, в котором определяется, какой из входных отсчетовбольше (предыдущий Ь; или П; последующий) и оценивается, во сколько На основании сравнения модулей входньгх отсчетов П;, Б, , сАармирован 1+ных выпрямителями 24, компаратор 25 принимает решение, какой из отсчетов больше, в соответствии с чем на выший из отсчетов, а на выход коммутатора 27 - больший, который подается дом последующем отводе блока 28 вносится большее ослабление выходного параторов 29 содержит, как правило,несколько нулей и несколько единиц,причем, чем больше единиц содержитсяна выходах компараторов 29, тем вбольшей степени отличаются модулиотсчетов П;, Н;, , и, наоборот, чембольше нулей и меньшей единиц в выходных сигналах компараторов 29, темменьше степень отличия модулей указанных отсчетов. В соответствии сприведенной на фиг,З схемой включения схем 3 1 и 32 совпадения и реверсивного сумматора 33 выходной сигналсумматора 33 выходной сигнал сумматора 30, вычисляющего число единиц подан на вход прямого либо на входобратного счета реверсивного сумматора 33, в первом случае двоичноечисло ча выходе реверсивного сумматора 33 увеличивается на число единиц, присутствующих на выходах компаратара 29 на данном интервале, во 30 35 40 45 50 55 ном интервале т. необходимо падатьвыходной сигнал сумматора З.на первую.линию 12 задержки. Формирователь 9строб в сигна может быть выполнен,например, как показано на фиг,4, набазе дваичнога счетчика 34, циклически просчитывающего 1+1 импульсов, поступающих с третьего вж:ода синхронизатора 2, и обеспечивающего управление коммутатором 35, который формирует на своих выходах сигналы Х 1-Х 5(Аиг.2 д-н). Коммутатор 36, управляе-мый выходным сигналом блока 8 сравнения, обеспечивает выбор одного из сиг.налов Х 1-Х 5 для подачи на управляющий вход блока 7 стробиранания. Поэтому в зависимости ат величины отсчета У последующий отсчет Г , ма+жет быть подан на вход линии 12 за - держки на любой тактовой позиции данного интервалаСказанное можно пояснить на следующем примере,Как видноиз Аиг.2 б, на выходе сумматора 3 ,П поэтому в результате сравнения отсчетов П, ив блоке 8 сравнения на прямом выходекампаратора 25 (Аиг.3, выход 1) появляется единица, разрешающая работуреверсивного сумматора 33 в режимепрямого счета, Так как П . П . то навыходах кампаратаров 29 (фиг,3) появляется значительное число единиц идвоичное числа на выходе ревсрсивнагасумматора 33 существенна уне;пяинается,В предлагаемом устройстве использован следующий алгоритм выбора тактовых позиций: чем больше двоичноечисло на выходе реверсивного сумматора 33 (т.е. на ныходе блока 8 сравнения), тем блтже расположен стробимпульс, выдаваемьрй Аормиравателем 9 ,строб в сигна к концу даннога интервала Т (число защитных позиций между1отсчетами, подаваемыми на вход линии12 задержки, увеличивается), и, наоборот, с уменьшением двоичного числана выходе блока 8 сравнения страбирующий импульс смещается к началу данного интервала (число защитных позиций уменьшается), В рассматриваемомслучае (И,я Ь) числа на выходе блока 8 сравнения увеличивается и Аормирователь 9 строб-сигнала выбираетпоследовательность Х р (фиг,2 д-н) сбольшим индексом Р (с большей задержкой), чем в предыдущем интервале, 1483607например Х (фиг.2 д). В этом случаевыходной отсчет И первого сумматогра 3 поступает на вход линии задержки на четвертую тактовую позицию интервала Т (фиг.2 г). В данном случае51может быть выбрана и другая позиция,например Х или Х, (Аиг.2 ж,и). Это3зависит от того, во сколько раз отличаются отсчеты О 11 и соответственно насколько сильно изменилось двоичное число на выходе блока 8 сравнения в начале интервала Т. Важно то,что задержка отсчета относительно начала интервала Т введена и числозащитных позиций увеличивается.Следующий отсчет И (Аиг.2 б),.как,показано на фиг,2 б, мало отличаетсяот предыдущего 111)В этом случае двоичное число на выходе блока 8сравнения практически не изменяется(так как число единиц на выходах компараторов 29 (фиг.З) мало), и на ин"тервале Т выбирается та же тактоваяпозиция, что и на предыдущем интервале Т (формирователь 9 строб-сигнала подает на управляющий вход блока .стробирования сигнал Х(фиг.2,о.Следующий отсчет И(фиг.2 б) больше предыдущего (ц П ), поэтому влияние отсчета 11 на П мало, и числозащитных позиций между ними можетбыть уменьшено. В этом случае двоичное число на выходе блока 8 сравнения уменьшается, формирователь 9строб-сигнала выбирает последователь 35ность Х с меньшим индексом Р, чемв предыдущем интервале Т , напримерХ (Аиг.2 ж),В этом случае, хотя модули отсчетов заметно отличаются и число единиц на выходах комнараторов 29 (фиг,З)велико, компаратор 25 (фиг.5) выдаетединицу уже на своем инверсном выходе (так как 114 ) И) и выходной сиг 45нал сумматора 30 (Аиг.З) поступаетуже на вычитающйй вход (вход обратного счета) реверсивного сумматора 33.примерам сигнал на выходе блока 7стробирования и на выходе линии 12задержки приведен на фиг,2 г (сигнал11 ). Из фиг.2 г видно, что число защитных позиций между смежными отсче-.тами 11;, Б;+ перед вводом в линию12 задержки увеличилось при 3;П;.,ьне изменилось (или мало изменилось)при Б; = 11;., и уменьшилось при И с 0, , т.е. распределение защитных позиций приблизилось к оптимальному.Входные сигналы линий 12 и 16 задержки подаются на входы блоков 15 и 19 выборки-хранения, осуществляющих запоминание величин отсчетов до конца текущего интервала Т;. В данном случае каждый такой блок может быть выполнен просто в виде пикового детектора, сбрасываемого в начале каждого интервала Т,. Выходные сигналы блоков 15 и 19 выборки в хранен поступают на входы коммутируемьх умножителей 1417, 18, 20 соответственно, каждый из которых может быть выполнен, например, в виде коммутатора, И выходов которого подключены к взвешивающим резисторам включенным на вход операционное ,:ил;:толя. Ьа данном интервале Т ,аждый коммутатор умножителей 11, 14, 17, 18, 20 обеспечивает подключение взвешивающих резисторов, определяющих соответствующие весовые козффициен ь именно для того канала, отсчеты котоого оорабатываются на данном временном интер- нале т.В соотве,=т, ии со с.:, у урой биквадратного звена второго порядка, на основе которой построено предлагаемое устройство, выходные сигналы умножителей 14 и 18 должны быть поданы на первый сумматор 3, для чего эти сигналы предварительно складываются в третьем сумматоре 13, Благодаря наличию блоков 15 и 19 выборки-хранения полученные на данном интервале Т, ре" зультаты умножения сохраняются до к конца текущего интервала Т;, в связи с чем возможно стробирование выходного сигнала третьего сумматора 13 на последней тактовой позиции текущего интервала Т, с помощью второго бло 1ка 10 стробирования, управляющим сигналом для которого может служить, например, по:ледний из сигналов Х(при 1 = 5 - с:гнал Х Аиг.2 и)После укаэанного стробирования сигнал задерживается вторым элементом 6 задержки на длительность одной тактовой позиции Т ,1+;) , за счет чего результат умножения переносится в начало следующего интервала Т;, после чего запоминается с помощью первого блока 5 выборки-хранения на весь интервал Т . Примеры выходных сигналов тре 41тьего сум;-;гтора 13, второго блока 10.511 Б в ) фПеренос результатов умножений винтервале Т; на следующий интервалТ; необходим для обеспечения выбора произвольной тактовой позиции,на которой отсчет может быть переданв первую линию 12 задержки. Без вве-.дения указанного процесса возможен,например, следующий случай: результатумножения появился на соответствующем входе первого сумматора 3 лишьна последней тактовой позиции интервала Т , в этом же интервале этотрезультат, сложенный с входным отсчетом, должен быть снова подан на 20первую линию 12 задержки, Очевидно,что независимо от решения, принятогоблоком 8 сравнения, этот результатможет быть введен, в первую линию 12задержки только на той же последнейтактовой позиции интервала Т;, поскольку время остальных тактовых позиций уже истекло,. Для обеспечениясинхронности работы устройства привведении указанного сдвига результатов умножений, естественно, необходимо соответствующим образом видоизменить временную структуру выходного сигнала первого коммутатора 1. Сэтой целью и был введен незаполненный временной интервал в конце каждого цикла длительностью Т , обозначен.ый на фиг,2 а цифрой О, Как видноиз фиг.2 а,н, введение указанногосдвига обеспечивает строгую синхронность проявления отсчета 1-го каналана выходе первого коммутатора 1 (11,фиг,2 а) и результата обработки предыдущих отсчетов этого же канала навыходе первого блока 5 выборки-хранения (Б йиг.н),Выходные сигналы коммутируемыхумножителей 11, 17 и 20 складываютсяво втором сумматоре 21. Поскольку выходные сигналы умножителей 17 и 20аналогичны сигналу 1 св (фиг.4 к) имогут заполнять на весь текущий интервап Т, (но обязательно присутствуют на последней тактовой позиции этого интервала), то для выравниваниядлительностей периодов дискретизациив каждом канале на выходе устройствавводится стробирование выходного сигнала второго сумматора 21 последней тактовой позицией каждого интервалаТ; (при 1 = 4, например, возможностробирование сигналом Х, для фиг,2 и),что осуществляется третьим блоком 22стробирования, выходной сигнал которого показан на фиг.20. С целью вь 1 деления абработанньх фильтром последовательностей отсчетов каждого канала выходной сигнал третьего блока 22стробирования подается на второй коммутатор 23, аналогичный входномукоммутатору, но включенный наоборот(как демультиплексор).Таким образом, предлагаемое устройство реализует многоканальный дискретно-аналоговый рекурсивный фильтрвторого порядка. В основу структурыфильтра положено биквадратное звено,являющееся базовым звеном при построении фильтров выше второго порядка. Кроме того, исключая из блок-схемы фиг.1 все звенья, расположенныемежду блоками (например, 15, 19) выборки-хранения и входом сумматора 3,и, увеличивая соответствующим образом число линий задержки и умножите. -лей, на основе предлагаемого устройства можно реализовать также и нерекурсивгый многоканальный фильтр произвольноо порядНа фиг,5 приведен пример построения синхронизатора 2 на базе тактового генератора 37, формирующего навыходе меандр частоты (2+1) (1+1)Ткоторая после деления на 2 делителем 38 в прямой.и инверсной формеподается на тактовые входы линий 12и 16 задержки (имеется в виду, чтоэти линии построены на двухфазныхПЗС). На делителе 39 на 1+1 и одновибраторе 42 формируются в началекаждого интервала Т короткие импульсы, обеспечивающие сброс блоков 5,15, 19 выборки-хранения. С помощьюделителя 40 на два и двои чного счетчика 4 1 (циклически просчнтывающегоИ+1 импульс) формируются адресныесигналы в виде периодически повторяющегося набора двоичных кодов дляуправления коммутаторами 1 н 23 иумножителями 11, 14, 17, 18 и 20.Сигнал с прямого выхода делителя 38на два подается на формирователь 9строб-сигнала,Формула и з обретенияМногоканальный дискретно-аналоговый фильтр, содержащий синхронизатор, 1483607последовательно соединенные первый коммутатор, входы которого являются входами многоканального дискретно- аналогового Фильтра, первый сумматор,5 первый умножитель и второй сумматор к второму и третьему входам которого подключены соответственно выходы третьего умножителя, к входу которого подключен вход второго умножителя, и пятого умножителя, к входу которого подключен вход четвертого умнох,ителя, а к управляющим входам первого коммутатора, первого - пятого умножителей, второго коммутатора, заходы которого являются выходами многока, нального дискретно-аналогового фильт-, ра, годключен первый выход синхронизатора, второй выход которого подключен к тактовым входам последовательно соединенных первой и второй линий задержки, отличающийся тем, что, с целью уменьшения взаимных влияний между каналами путем адаптивного изменений числа защитных 25 позиций в зависимости от степени о- личия амплитуд этих отсчетов, введены первый блок стробирования, выход которого подключен к информационному входу первой линии задержки,. поспедо О вательно соединенные первый элемент задержки, блок сравнения, к второму входу которого, входу первого эл;мента задержки и первому входу первогоблока стробирования подключен выходпервого сумматора, и Формировательстроб-сигнала, второй выход которогоподключен к управляющему входу первого блока стробирозания а между вторым входом первого сумматора и выходом четвертого умножителя введены последовательно соединенные третий сумматор, к второму входу которого подключен выход второго умножителя, второй блок стробирования, к управляющему входу которого подключен первыйвыход формирователя строб-сигнала,второй элемент задержки и первыйблок выборки-хранения, между выходомпервой линии задержки и входом второго умножитсля введен второй блок выборки-хранения, между чьеодом второйлинии зад: в .ржки и зх"; че .езтогоумножителя введен третий бло выборки-хранения, ,между вь.х,:;м второгосумматора и входом зто:;.ого коммутатора введен третий блок ;.тробирования,к уппазляь.,щему зхск )". ого по,ключен нервьЛ выход вормирозагеля стробсм нала, к управляющему входу которого подклю:.ен третий зыхс;.; синхронизатора ч "г тый зьа .: рс гоподключен к управляющим входам первого, второго и трет его блоков выборки-хранения,1483607 Составитель Л.Тимошинаор Н.Кивтулинец Техред М. Ходанич Корректор М,Васильев Ре ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужгород, ул:. Гагарина, 10 Заказ 2850/54 Тираж 884ВНИИПИ Государственного комитета по изо113035, Москва, Ж, Р Подписноеениям и открытиям пркая наб. д. 4/5