Двусторонний ограничитель уровня цифрового сигнала

(19) (И) 4 НОЗК 5/01 ПИСАНИЕ ИЗОБРЕТЕВИ ТВУ тей огр я цифро сравнени ения, к входную граниче ржки и ничиогоя,верхия. лек печивак и т ог уровниы произ соотве огра ольс твин непосредстограничителя. Ф ГОСУДАРСТВЕННЫЙ МОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИДЕТ(54) ДВУХСТОРОННИЙ ОГРАНИЧИТЕЛЬ УРОВНЯ ЦИФРОВОГО СИГНАЛА(57) Изобретение может быть использовано при построении схем обработкицифрового сигнала в технике средствсвязи Цель изобретения - расширение Функциональных возможнотеля. Ограничитель уровнсигнала содержит блокдатчик 2 порогового значтатор 3 и шины 4, 5 и 8него и нижнего уровней оВведение элемента 6 задетирующего регистра 7 обераничения как верхнего,уровня сигнала, При этомничения могут быть заданно или даже изменяться вс заданной зависимостьювенно в процессе работыил,Ограничитель работает следующим образом.Каждый из отсчетов и-разрядного сигнала, который подается на первые входные шины 4 двухстороннего ограничителя уровня цифрового сигнала, сравнивается блоком 1 сравнения сначала с одним, а затем с другим уровнями55 ограничения. Сигналы с уровнями нижнего и верхнего ограничения поступают на блок 1 сравнения с датчика 2 порогового значения поочередно. При этом 50 Изобретение может быть использовано в промышленности средств связи и предназначено для использования в радиотехнических установках различного назначения, в частности при построении схем обработки цифрового ИКМ сигнала в технике средств связи.Цель изобретения - расширение функциональных возможностей за счет обе спечения одновременного ограничения как верхнего, так и нижнего уровня сигнала,На чертеже приведена блок-схема двухстороннего ограничителя. 15Ограничитель уровня цифрового сигнала содержит блок 1 сравнения, датчик 2 порогового значения, коммутатор 3, первые входы блока 1 сравнения и коммутатора 3 соединены между 20 собой и подключены к первым входным шинам 4, второй вход коммутатора 3 соединен с первым выходом датчика 2 порогового значения, второй выход которого соединен с вторым входом блока 25 1 сравнения, выход которого соединен с первым управляющим входом коммутатора 3, первый вход датчика 2 порогового значения подключен к шинам 5 верхнего уровня ограничения, эле мент 6 задержки, селектирующий регистр 7, а второй вход датчика 2 порогового значения подключен к шинам 8 нижнего уровня ограничения, вход элемента 6 задержки подключен к выходу блока 1 сравнения, выход - к второму управляющему входу коммутатора 3, третий вход которого соединен с третьим выходом датчика 2 порогового значения, а выход - с входом селектирующего регистра 7, выход которого соединен с выходной шиной 9, тактовая шина 10 подключена к синхронизирующему входу элемента 6 задержки, датчику 2 порогового значения и селектиру ющему регистру 7.в течение первой половины длительности отсчета датчик 2 порогового значения задает, например, нижний уровень ограничения с шин 8 нижнего уровня ограничения, а в течение второй половины - верхний уровень ограничения с шин 5 верхнего уровня ограничения, Результаты сравнения - логический "0" или "1", что соответствует значению "Больше или Меньше" через элемент 4 задержки, а также непосредственно с выхода блока 1 сравнения поступают на первый управляющий вход, который управляет коммутацией, образуя двухразрядный двоичный код. Параметры элемента 4 задержки выбраны так, что задержка сигнала на нем равна половине длительности отсчета, и во время второй половины длитель" ности отсчета код управления коммутацией коммутатора 3 в своем первом разряде содержит текущий результат сравнения входного сигнала с сигналом, равным нижнему уровню ограничения, а во втором разряде - предыдущий результат сравнения входного сигнала с сигналом, равным верхнему уровню ограничения. Таким образом, в этот момент времени на выход коммутатора 3 в соответствии с кодом управления поступает либо входной сигнал, либо один из уровней ограничения. В это же время в конце второй половины длительности отсчета производится выборка сигнала с выхЬда коммутатора 3 в селектирующий регистр 7.Положим, для определенности, что величина отсчета А;, входного сигна-. ла А меньше нижнего уровня ограничения В; отсчета А+, лежит междуверхним и нижним уровнями ограничения и отсчета А;+ больше верхнего уровня ограничения С; , Иначе это можно представить в видеА;,сВ;,с С;,; (1)В+ ( А;,+, с С;,+, (2)В;,с С;, с А; с. . (3)Сигнал А должен сравниваться с блоком 1 сравнения вначале с сигналом В, а затем с сигналом С, которые поступают от датчика 2 .поочередно. Тогда на выходе блока 1 сравнения возникнут следующие логические состояния; для Члучая (1) Ь;, =О, с;, =Одля случая (2) Ь;,;,= с,;+, =01580 Кроме того, преимуществом ограничителя является малое время, требуемое на обработку входного сигнала (не более длительности одного отсчета входного сигнала), что также немаловажно в ряде практических случаев применения ограничителя. Формула изобретения Составитель В.Чижиков Редактор Н,ГунькоТехред М.Дидык Корректор Л.ПилипенкоЗаказ 2791/53 Тираж 928 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д, 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4 40 Ъ; и с, - результат сравнения А; с В и А, с С соответственно.1Входной сигнал линии 4 задержки повторяется на ее выходе с задержкой, равной половине длительности отсчета АПри этом код О 1 на входе управления коммутацией коммутатора 3 должен соответствовать подключению входной шины А на выход коммутатора, а код 1 и 00 - шин В и С соответственно.Селектиружщий регистр 7 выбирает каждый второй отсчет с выхода коммутатора 3 при помощи тактовой частоты сопровождающей входной сигнал, и на его выход, который одновременно является выходом всего устройства, последовательно поступают отсчеты В;, А; А;+ С;, т.е. оба отсчета входного сигнала А;, и А;, уровень которых выходит за пределы установленного диапазона изменения уровня сигнала, заменяжтся отсчетами с соответствующими уровнями ограничения.Использование новых элементов -линии задержки и селектирующего регистра, отличает предлагаемый двух-. сторонний ограничитель уровня цифрового сигнала от известного так как позволяет ограничивать уровень сигнала не только снизу, но и сверху. В результате, расширяется область ограничения цифрового сигнала, что увеличивает сферу применения ограничителя и устраняет необходимость использовать несколько ограничителей.Уровни ограничения в предлагаемом двухстороннем ограничителе уровня цифрового сигнала могут быть заданы произвольно или даже изменяться в соответствии с заданной зависимостью непосредственно в процессе его работы. Двухсторонний ограничитель уровняцифрового сигнала, содержащий блоксравнения, датчик порогового значения 15 и коммутатор, первые входы блока сравнения и коммутатора соединены междусобой и подключены к первым входнымшинам, второй вход коммутатора соединен с первым выходом датчика порого вого значения, второй выход которогосоединен с вторым входом блока сравнения, выход которого соединен с первым управляющим входом коммутатора,первый вход датчика порогового значе ния подключен к шинам верхнего уровня ограничения, о т л и ч а ю щ и йс я тем, что, с целью расширенияфункциональных возможностей, в неговведены элемент задержки и селекти рующий регистр, а второй вход датчика порогового значения подключен кшинам нижнего уровня ограничения,вход элемента задержки подключен квыходу блока сравнения, выход - квторому управляющему входу коммутатора, третий вход которого соединен стретьим выходом датчика пороговогозначения, а выход - с входом селектирующего регистра, выход которого сое динен с выходной шиной, тактовая шина подключена к синхрониэиружщемувходу элемента задержки, датчику порогового значения и селектиружщемурегистру.