Способ поверки измерительных компараторов и устройство для его осуществления

,80 74 СПУБЛ 15 Р 4 С 01 К 31/28 ИСАНИЕ ИЗОБРЕТЕНИЯ ТЕЛЬСТВ ТОР СНОМ Г дователь ных ние относится к контр 1 х устройств, в част оров. Цель изобретеГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ О ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ И РННТ СССР(54) СПОСОБ, ПОВЕРКИ ИЗМЕРИТЕЛЬНЫХ КОИПАРАТОРОВ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ(57) Изобретео лю измерительньности компарат ния - повышение точности. Способ реализован в устройстве, в котором сигналы источника 1 постоянного испытательного сигнала и генератора 2 случайно изменяющегося сигнала подаются соответственно на поверяемый и образцовый компараторы 3 и 4. Состояние выходов компараторов отслеживают триггеры 5 и 6, информация с которых передается на элементы 7, 8 совпадения и блок 9 принятия решения.,Поступление информации через элемент 11 и блок 14 задержки на входы цифрового компаратора 12 и элемента И-НЕ 13 осуществляется по тактовым импуль" сам генератора 10 импульсов стабильной частоты. Итерационный процесс оценки погрешности поверяемого компаратора 3 организован на реверсивном счетчике 15.с помощью инвертора 16 и задатчика 17, 2 с,п. ф-лы,3 ил.П1474567- дисперсии соб аддитивных шу разцового и п мого измерител компара т ор ов;- интенсивностьвенн ов инеряевалов задержки етственно межд ожительными и ательными фро выходных сигна с ных о та авномерпытательзменяюго спектраго случайно в щегося сигналверхняя граничастот, в коряют неидентразцового иизмерительныхров, устанав о(К(ы) -полосыой изменость веряемогокомпаратоиваем Изобретение относится к электроиэмеритепьной технике и предназначе" но для поверки (аттестации) систем авт оматич ес ког о контроля.5Цель изобретения состоит в повышении достоверности поверки измерительных компараторов за счет контроля их статических и динамических метро логических (точностных) характеристик с учетом случайной погрешности контроля .Способ осуществляют следующим об- . разом.Измеряется математическое ожида ние задержки между одноименными фрон; тами (положительными или отрицательными) выходных сигналов поверяемого и образцового измерительных компа" раторов, связанное с амплитудно-час тотными характеристиками линейных частей и дисперсиями собственных случайных шумов измерительных компа- раторов выражениями,Для измерения математического ожи. 25 дания указанной задержки одновременно подают на соответствующие входы поверяемого (аттестуемого) и образцового измерительных компараторов случайно изменяющийся сигнал с равно мерным спектром в пределах полосы пропускания образцового измерительМ 1 м 1МоФ 1 - математические ожиния длительностей модули амплитудночастотных характеристик образцового и поверяемого измерительных компараторов 1 ного компаратора, вводят начальныйинтервал задержки фронта выходногосигнала образцового измерительногокомпаратора, при сравнении моментовпоявления .одноименных фронтов выходных сигналов измерительных компараторов изменяют (регулируют) первоначально введенный интервал задержкина временной квант, кратный максимально допустимому интервалу задержки, но меньший его, в большую илименьшую сторону соответственно приопережающем или эапаэдывающем моментах появления одноименных фронтоввыходных сигналов задержанного одного относительно другого из указанных измерительных компараторов, последнее действие повторяют заданноечисло раз, при этом величину неидентичности образцового и поверяемого(аттестуемого) измерительных компараторов определяют по их амплитудно",частотным характеристикам и дисперсиям собственных аддитивных шумовчерез измеренное значение математического ожидания между одноименными(положительнымиили отрицательными (ф) фронтами выходных сиг-,налов образцового и поверяемого (ат-,тестуемого) измерительнх компараторов из выражения1474567 в пределе равной верхней граничной частоте образцового измеритель. ного компаратора,стабильной частоты генератора; у,(г. +пл 1) иуо (о+пВ++(пИ выходные сигналыизмерительныхкомпараторов поверяемого и образцового соответственно в укаэанные моментывремени,1,(1 +пЛ 1) и 1(,+пдС ++ (пд- аддитивные шумыповеряемого и образцового измерительных компаратЬров соответственно в укаэанные моменты времени ф ьИп+ 1) И 3 = "(пЬ е) -+ 1, 1 - операторы матемао втического ожидания 5 Опо указанным случайным переменным;(5) эической сущностиработы устройства, Р- оператор дисперсиипо тем же случайным последовательнос тям 3С - некоторая постоянная величина,которая определяет случайную составляющую погрешности аттестации,У,( ) 1и у,( ), .( )- случайные последовательностинезависимые между собой что вытекает из фиДля вывода равенства, связывающего математические ожидания квадратов длительностей интервалов задержки, например, между положительными фронтами выходных сигналов образцового и поверяемого измерительных компараторов с дисперсиями собственных аддитивных шумов образцового и поверяемого измерительных компараторов, модулями амплитудно-частотных характеристик образцового и поверяемого измерительных компараторов и параметрами испьпательного сигнала представим алгоритм работы предлагаемого 2 О устройства в виде адекватного итерационного выражения где Сф.(п++1)Д с 3 ь(пд с) - длительности ин.тервалов задержки на (и+1)-м и, и-м тактах измерения, 35Д- период следования импульсов где В - значение аргумента функции5 В,укаэанное в формулеБ - значение постоянного испытательного сигнала, которыйподается на вторые входы измерительных компараторов.Для сходимости алгоритма, представленного в итерационной форме (3), необходимо и достаточно, чтобы выполнялись условиярых соответственно соединены с первыми и вторыми входами измерительных поверяемого 3 и образцового 4 компаратор ов, выходы которых с оединены с первыми (стробирующими) входами тригге 5 . ров 5 и 6 соответственно,прямые выхоцы которых соединены: первого триггера 5 - с первым входом первого элемента 7 совпадения, второго триггера 6 - с первыми входами элемента 8 совпадения и блока 9 принятия решения, вторые входы элементов 7 и 8 совпадения соединены с выходом генератора 10 импульсов стабильной часто ты, выход первого элемента 7 совпадения соединей через элемент 11 за" держки с первыми входами цифрового компаратора 12 и логического элемента ИЛИ-НЕ 13 с повышенным временем задержки распространения, выход второго элемента 8 совпадения соединен с первым входом блока 14 управляемой задержки, второй вход которого соединен с одноименными входами 25 блока 9 принятия решения, логического элемента ИЛИ-НЕ 13; реверсивного счетчика 15, входом логического инвертора 16 - с повышенным временем задержки распространения и внешним входом устройства "Пуск", выход блока 14 управляемой задержки соединен с вторым входом цифрового компаратора 12 и третьим входом логического элемента ИЛИ-НЕ 13, выход которого соединен с вторыми входами "Сброс" триггеров 5 и 6, а третьи Р-входьгкоторых соединены с выходом Стоп" блока 9 принятия решения, первый "Иеньше" и второй "Больше" выходы щ 0 цифрового компаратора 12 соединены соответственно с первым вычитающим и третьим суммирующим входами реверсивного счетчика 15, первый счетный выход которого соединен с третьим входами блока 14 управляемой задержки и блока 9 принятия решения, второй меньше нуля" и третий "Переполнение" выходы реверсивного счетчика 15 соединены соответственно с четвертым и пятым входами блока 9 при 50 нятия решения, выход логического инвертора 16 соединен с четвертымвходом реверсивного счетчика 15,пятый вход которого соединен с выходом задатчика 17 кода.Цифровой компаратор 12 (фиг.2) содержит три логических элементаИ-НЕ 18-20, первые входы элементов И-НЕ 18 и 19 соединены с первым внешним входом цифрового компаратора,вторые входы элементов И-НЕ 18 и 20 соединены с вторым внешним входом цифрового компаратора, выход элемента И-НЕ 18 соединен с вторым и первым входами соответственно элементов И-.1 Е 19 и 20, выходы которых являются соответственно вторым и третьим выходами цифрового компаратора.Блок 9 принятия решения (Фиг.3) содержит элемент 21 сравнения кодов, счетчик 22, логинеские элементы ИЛИ23 и 24, первые входы которых являются внешними входами блока соответственно третьим, первым, четвертым и пятым, а второй вход блока - вторым входом счетчика 22, задатчики 25 и 26 кодов, определяющие соответственно величину допуска и число итераций сравнений), выходы которых соединены с вторыми входами соответственно элементов 21 и 27 сравнения кодов, выходы элементов 21 сравнения кодов соединены соответственно: первый "Меньше" - с первым входом элемента 28 совпадения, второй "Больше" и третий "Равно" - с первым и вторым входами логического элемента ИЛИ 29, выход которого соединен с первым входом элемента 30 совпадения, выход счетчика 22 соединен с первым входом элемента 27 сравнения кодов, выход которого соединен с вторыми входами элементов 28 и 30 совпадений, выходы которых соединены с вторыми входами соответственно логических элементов ИЛИ 23 и 24, выходы последних соединены соответственно с первыми и вторыми входами элемента 31 индикации и логического элемента ИЛИ 32, выход которого является внешним выходом блока "Стоп".Устройство работает следующим образом.Постоянный и случайно изменяющийся испьггательные сигналы с выходов соответственно источника 1 постоянного испытательного сигнала и генератора 2 случайно изменяющегося испытательного сигнала сравниваются поверяемым 3 и образцовым 4 измерительными компараторами и на их выходах появляются импульсные сигналы, которые в силу неидентичности метрологических (точностных) характеристик кожгараторов имеют сдвинутыеотносительно друг друга одноименные(положительные и отрицательные) фронты. Работа устройства начинается по внешнему положительному им 11И5 пульсу Пускпо которому происходит сброс реверсивного счетчика 15 и счетчика 22 блока 9 (фиг.З) и начальная установка внутреннего счетчика блока 14 управляемой задержки, при этом на 0-входах триггеров 5 и 6 устанавливается "1", с некоторой задержкой вырабатывается отрицательный импульс (проинвертированный импульс "Пуск" ) на выходе логического инвертора 16, а также на выходе логического элемента ИЛИ-НЕ 13, при этом соответственно происходит установка на выходе счетчика 15 кода, задаваемого задатчиком 17 кода, и сброс триггеров 5 и б, после чего работа устройства осуществляется цикличес" ки . Каждый цикл начинается с установкой в "1" любого из триггеров 5 и б по первому появившемуся положи Ьтельному (или отрицательному) фронтувыходных сигналов измерительных компараторов 3 или 4 и заканчиваетсясбросом триггеров 5 и 6 по импульсус выхода элемента ИЛИ-НЕ 13. В цикле 30происходит следующее: высокий уровень выходного сигнала каждого триггера 5 и 6 открывает соответственноэлемент 7 или 8 совпадения для прохождения импульсов с генератора 10,35при этом импульсы с выхода элемента8 совпадения задерживаются блоком14 управляемой задержки на число периодов, задаваемое инверсным кодомна его третьем выходе, который в " каждом цикле переписывается во внут, ренний счетчик блока 14 первым импульсом, приходящим на его первыйвход.На выходе блока 14 управляемой задержки и, следовательно, на втором входе цифрового компаратора 12 появится фронт, сдвинутый относительно переднего Фронта первого импульса, прошедшего через элемент 8 совпа- бо дения, на заданную дискретную Временную задержку, Если на первый вход цифрового компаратора 12 с начала цикла до этого момента не пришел импульс с выхода элемента 7 совпадения, это означает, что введенная дискретная задержка фронта выходного сигна ла образцового компаратора 4 меньше4реальной текущей задержки одноименного фронта выходного сигнала поверяемого измерительного компаратора 3. Если на обоих входах цифрового компаратора 12 появились фронты одновременно, это означает равенство введенной и реальной текущей задержек, если же к первому входу цифрового компаратора 12 фронт пришел раньше, чем на его второй входэто означает, что первым на триггер пос" тупил фронт с выхода поверяемого измерительного компаратора 3. Указанные условия выполняются с погрешностью дискретности, определяемой периодом следования тактовых импульсов 10 генератора.Элемент 11 задержки компенсирует паразитную задержку прохождения сигнала в блоке 14 управляемой задержки. В соответствии с указанными условиями цифровой компаратор 12 (фиг,2) в первом и третьем случаях вырабатывает отрицательный импульс соответственно на первом выходе "Меньше" и втором выходе "Больше", во втором случае оставляеч высокие уровни обоих выходов без изменения, а реверсивный счетчик 15 уменьшает или увеличивает на "1" выходной код по заднему (положительному) фронту импульса, поданного соответственно на первый или третий его входы.Элемент ИЛИ-НЕ 13 по любому положительному импульсу на его входах вырабатывает отрицательный импульс, сбрасываювий триггеры 5 и 6 в исходное нулевое состояние и задержанный относительно входного на такую задерж" ку, которая гарантирует срабатывание за это время цифрового компаратора 12 и реверсивного счетчика 15.Блок 9 принятия решения работает следующим образом (фиг.З). Счетчик 22 подсчитывает число срабатываний триггера 6 устройства и при достижении этим числом значения, заданного в задатчике 26 кода (число итераций), элемент 27 сравнения кодов открывает элементы 28 и 30 совпадений, Элемент 21 сравнения кодов сравнивает текущий инверсный код длительности вводимого интервала задержки с заданным значением допуска и при выполнении устройством заданного числа итераций результат сравнения с его выходов поступает через открытые элементы 28 и 30 совпадений и элементы ИЗБ 23 и 24 на входы блока 31 ин10 15 20 1. Способ поверки измерительных компараторов, заключающийся в том, что подают испытательные сигналы одновременно на поверяемый и образцовый измерительные компараторы, определяют и сравнивают с заданным значением контролируемые параметры, по результату сравнения судят о годности поверяемого измерительного компаратора, о т л и ч а ю щ и й с я тем, что, с целью повышения достоверности поверки, в качестве испытательного сигнала используют случайно изменяющийся сигнал с заданной интенсивностью и с равномерным в пределах нолосы пропускания образцового измерительного компаратора спектром, формируют задержку фронта выходного сигнала образцового измерительного компаратора на определенный интервал задержки, сравнивают с учетом задержки моменты появления фронтов выходных сигналов измерительных компараторов, изменяют интервал задержки на временной квант в сторону уменьшения или увеличения соответственно при опережающем или запаздывающем моменте появления Фронта выходного сигнала поверяемого измерительного компаратора относительно выходного сигнала измерительного образцового компаратора, проводят изменение ин- . тервала задержки для данного числа фронтов выходных сигналов измерительных компараторов, полученнуюйлительность интервала задержки используют в качестве контролируемого параметра.2Устройство для поверки измерительных компараторов, содержащее источник постоянного испытательного 25 30 35 40 дикации. Если в течение работы устройства его реверсивный счетчик 15 вырабатывает один из сигналов "Переполнение" или "Меньше нуля", эти сигналы поступают через элементы ИЛИ 23 или 24 на входы блока 31 индикации.При наличии "1" на первом или вто ром входах блока 31 индикации в нем индицируется результат поверки "Брак" или "Годен" соответственно и на выходе элемента ИЛИ 32 устанавливается уровень логического "О", являющийся сигналом "Стоп" устройства. Формул а"и з о бр ет ения 1474567 12 сигнала, образцовый измерительныйкомпаратор, клеммы для подключениявходов и выхода поверяемого измерительного компаратора, блок задержки,цифровой компаратор, блок принятиярешения, выход источника постоянногоиспытательного сигнала соединен склеммой для подключения первого входа поверяемого и первым входом образцового измерительных компараторов, выход блока задержки соединен спервым входом цифрового компаратора,о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности поверки, в него введены генератор случайно изменяющегося испытательногосигнала, первый и второй триггеры,первый и второй элементы совпадения,генератор импульсов стабильной частоты, логический элемент И-НЕ, блокуправляемой задержки, реверсивныйсчетчик, логический инвертор, задатчик кода, при этом выход генератора случайно изменяющегося испытательного сигнала соединен с клеммойдля .подключения второго входа поверяемого и второго входа образцовогоизмерительных компараторов, выходобразцового измерительного компаратора соединен с первыми входами первого триггера, клемма для подключения выхода поверяемого компараторасоединена с входом второго триггера,выход первого триггера соединен с первым входом первого элемента совпадения, выход второго триггера сое"динен с первыми входами второго элемента совпадения и блока принятиярешения, вторые входы элементов совпадения соединены с выходом генератора импульсов стабильной частоты,выход первого элемента совпадениясоединен с входом блока задержки,выход которого соединен с первым входом логического элемента ИЛИ-НЕ,выход второго элемента совпадения соединен с первым входом блока управляемой задержки, второй вход которого соединен с одноименными входамиблока принятия решения, логическогоэлемента ИЛИ-НЕ, реверсивного счетчика, входом логического инвертораи внешним запускающим входом,. выход 55блока управляемой задержки соединенс вторым входом цифрового компаратора и третьим входом логическогоэлемента ИЛИ-НЕ, выход которого соединен с вторыми входами первого и14 Составитель В. Ст Техр ед М, Дидык инКорректор Л,актор Н. Рогули пенк Тираж 711венного комитета по изобр113035, Москва, Ж, Раушс Подписноеенияи и открыткая наб., д. 4 Заказ 1889/43 ВНИИПИ Государ ям при ГКНТ СССР Производственно-издательский комбинат "Патент", г. Ужгор Гагарина,101 3 147456 второго триггеров, третьи входы ко-, торых соединены с выходом блока принятия решения, первый и второй выходы цифрового компаратора соединены5 соответственно с первым и третьим входами реверсивного счетчика, первый. выход которого соединен с третьими входами блока управляемой задержки и блока принятия решения, второй итретий выходы реверсивного счетчикасоединены соответственно с четвертыми пятым входами блока принятия решения, выход логического инвертора соединен с четвертым входом реверсивного счетчика, пятый вход которого соединен с выходом задатчика кода.