Устройство для параллельной записи информации в две эвм

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН 51)4 О 06 Р 15/16 ОПИСАНИЕ ИЗОБРЕТЕН ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ АВТОРСКОМУ СВИДЕТЕЛЬСТВ(54) УСТРОЙСТВО ДЛЯ ПАРАЛЛЕЛЬНОЙ ЗАПИСИ ИНФОРМАЦИИ В ДВЕ ЭВМ(57) Изобретение относится к вычислительной технике, а именно к устройствам сопряжения микроЭВМ с магистЯО ь 14377 ралями внешних устройств, и можетбыть использовано для одновременнойзаписи информации в две микроЭВМ.Целью изобретения является повышениескорости ввода информации в системуиз двух микроЭВМ за счет синхронизации процесса ввода, Цель достигается тем, что устройство содержит дополнительно два блока формированиясигналов чтения и блок синхронизациизаявок от внешних устройств, что поз"воляет двум микроЭВМ синхронно считывать информацию с магистрали внешнихустройств, 2 з.п. Ф-лы, 5 ил,Изобретение относится к вычислительной технике и предназначено дляввода информации н дуплексные вычислительные системы обработки данных.Целью изобретения является повыше 5ние скорости ввода информации н систему из двух микроЭВМ эя счет синхронизации процесса ввода,На фиг.1 представлена Функциональ- Оная схема предлагаемого устройства;на Фиг.2 - Функциональная схема счетчика середины; на фиг. 3, 4 и 5временные диаграммы.Устройство, содержит первую 1 ивторую 2 микроЭВМ, первый 3, второй4 и третий 5 элементы И, первый элемент ИЛИ 6, первый 7 и второй 8 блоки формирования сигнала чтения, каждый из которых содержит магистральный приемопередатчик 9, магистральныйприемник 10, дешифратор 11 адреса, регистр 12 прерывания, четвертый 13и пятый 14 элементы И триггер 15 ожидания, шестой элемент И 16, триггер 2517 прерывания, триггер 18 чтения,первый магистральный передатчик 19, седьмой 20, восьмой 21 и девятый 22 элементы И, второй элемент ИЛИ 23, второй магистральный передатчик 24, де- ЗОсятый элемент И 25, первый блок 26прерывания, первый 27 и второй 28 фор"мирователи одиночного импульса, счетчик 29 середины и второй блок 30 прерываний,ЗГСчетчик 29 середины содержит пер-.ный 31 и второй 32 триггеры, одиннадцатый 33 и двенадцатый 34 элементыИ и двоичный счетчик 35.Устройство для параллельной записи информации работает следующим образом,Заявки от внешних устройств напередачу информации в микроЭВМ 1 и2 через элементы И 5 и 25 поступаютня первый и второй блоки 26 и 30 прерывания, входящие в состав микроЭВМ.Блоки 26 и 30 прерынания Формируютсигналы, которые перенодят микроЭВМ1 и 2 в режим прерывания с адресом50вектора прерывания, например 110По прерыванию с адресом векторапрерывания 110 обе ЭВМ 1 и 2 выполняют одинаковые последовательности команд, обеспечивающие начальную синх 55ронизацию для последующего одновре"менного приема инФормации от внешнихустройств, Последовательность состоит из трех команд; команды тестиронания адреса регистра прерынания,например 164104, команды ожидания, команды выхода из прерывания.При ныполнении команды тестирования адреса регистра 12 прерывания через магистральный приемопередатчик 9 код адреса поступает на первые входы дешифратора 11 адреса. На второй и третий входы дешифратора 11 адреса поступают сигналы обмена (фиг.4,б,л) и чтения (фиг.4,в,м) с магистрального приемника О,На втором выходе дешифратора 11 адреса вырабатывается сигнал чтения по адресу регистра 12 прерывания (фиг.4,г,н), который устанавливает регистр 12 прерывания н единичное состояние (Фиг.4,е,п, фиг. З,л,н) и поступает на второй вход элемента И 13, Единичньй сигнал с выхода регистра 12 прерывания поступает на первый вход элемента И 13, на выходе которого формируется сигнал разрешения при наличии сигнала на перном и отсутствии на втором входе. Сигнал разрешения поступает на первый нход элемента И 14, даная разрешение на прохождение сигнала чтения с четвертого выхода магистрального приемника 1 О через второй вход элемента И 14 на вход сброся триггера 15 ожидания (Фиг,4,д,о). Таким образом, триггер 15 ожидания сбрасынается н ноль (Фиг4,и,р Фиг,З,м,о) по первому сигналу чтения после сигнала чтения по адресу регистра 12 прерывания,которым является сигнал чтения команды ожидания. Установка в ноль триггера 15 ожидания является признаком того, что микроЭВМ 1 и 2 вышли в режим ожидания, Сигналы с выходов триггеров 15 ожидания блоков 7 и 8 формирования сигнала чтения поступают на первый и нторой входы элемента И 1 б, При выходе н режим ожидания обеих мик- роЭВМ 1 и 2 на выходе элемента И 16 формируется сигнал (Фиг.4,с), поступающий на вход установки в единичное состояние триггера 17 прерывания, Сигналы с триггеров 17 прерывания (фиг.51 а,л, Фиг.4,т, ФигЗрр) локон 7 и 8 формирования сигнала чтения через первые магистральные передатчики 19 поступают на линии сигналя прерывания по внешнему событию микроЭВМ 1 и 2, вызывая прерывание с адресом вектора прерывания 100.з 143По прерыванию с адресом вектора прерывания 100 обе микроЭВМ 1 и 2 выполняют одинаковые отрезки программы, состоящие их команд пересылки информации от внешних устройств (фиг.5). При этом при поступлении с магистрального приемника 10 сигнала выбора внешнего устройства (фиг.5,е,с) на вход триггера 18 чтения производится его установка в единичное состояние (фиг,5,и, фиг.З,с). Сброс в нулевое состояние триггера 18 производится по заднему фронту сигнала ОТВЕТ. (Фиг.5,к,у). На элементе И 20 вырабатывается сигнал чтения (фиг.5,л,ф, Фиг.З,у) по совпадению сигналов с триггера 17 прерывания (фиг.5,а,м), триггера 18 (Фиг.5,и) и сигнала чтения с выхода магистрального приемника 10 (Фиг,5,г,о), поступающих соответственно на первый, второй и третий входы элемента И 20. Сигналы с,выхода элемента И 20 блоков 7 и 8 Формирования сигналов чтения поступают на первый и второй входы элемента И 21.Таким образом, на выходе элемента И 21 получается суммарный сигнал чтения (фиг.5,х, Фиг.З,Ф), обеспечивающий одновременное чтение информации обеими микроЭВМ 1 и 2 в режиме прерывания. Вне режима прерывания сигнал чтения вырабатывается на выходе элемента И 22 при совпадении сигнала чте. ния, поступающего с магистрального приемника 1 О, с сигналом с инверсного выхода триггера 17 прерывания,Сигналы чтения, вырабатываемые в режиме прерывания и вне этого режима, поступают с выходов элементов И 21 и 22 на выходы элемента ИЛИ 23, С выхода элемента ИЛИ 23 через магистральный передатчик 24 сигнал чтения поступает в магистраль внешних, устройств.По окончании чтения массива данных внешнего устройства в режиме прерывания выполняется команда обнуления регистра прерывания. При выполнении этой команды адрес регистра прерывания (Фиг.5,б,н) через магистральный приемопередатчик 9 поступает на первые входы дешифратора 11 адреса,На второй и,четвертый входы дешифратора 1 1 адреса поступают сигналы обмена (фиг,5,в,о) и записи (фиг.5,д,р.) с магистрального приемника 10. На первом выходе дешифратора 11 адреса вырабатывается сигнал записи по адре 7873су регистра прерывания, который устанавливает в исходное состояние регистр 12 прерывания, триггер 15 ощ"дания и триггер 17 прерывания (фиг.З,л-р, Фиг, 5,а,м).При использовании в микроЭВМ 1 и2 динамического ОЗУ параллельная запись информации может быть нарушенавследствие асинхронно выполняемогопроцесса регенерации ОЗУ, Для обеспечения записи информации одновременно в две микроЭВМ на фонерегенерации на блоки 26 и 301 Б прерывания подаются сигналы прерывания, совпадающие с тактовой последовательностью, сформированной по задним фронтам сигналов регенерации первой и второй микроЭВМ 120 и 2, Это позволяет обеспечить на считывание информации временной интервал, равный половине периода сигналарегенерации, что составляет 1 мс иявляется достаточным для считывания25 больших Массивов информации.Сигналы регенерации микроЭВМ 1 и2 с периодом 2 мс (фиг,З,в,г) и длительностью 1 50 мкс поступают на первые входы формирователей 27 и 28 одиЗ 0 ночного импульса, на вторые входыкоторых поступают тактовые импульсыс периодом 0,4 мкм (фиг,З,б)Тактовые импульсы с первых выходов формирователей 27 и 28 одиночно"го импульса поступают на первые входы элементов И 3 и 4, на вторые входы которых поступают сигналы с первого и второго выходов счетчика 29 середины фиг,2),40 Первым выходом счетчика 29 середины является прямой выход первоготриггера 31, сигнал на котором(фиг.З,е) устанавливается по заднемуфронту сигнала с инверсного выхода4 Б формирователя 28 одиночного импульсаи сбрасывается по сигналу переносас двоичного счетчика 35,На вход двоичного счетчика 35 поступают тактовые импульсы периодомБО 0,4 мкс с выхода элемента И 34 присовпадении тактовых импульсов с второго входа счетчика 29 середины исигнала с прямого выхода триггера 31,поступающих соответственно на первыйбб и второй входы элемента И 34, На входах параллельной записи информациидвоичного счетчика 35 установленкод 54748, что позволяет получить импульс переноса через 1 мс после на437873 5 1чала поступления тактовых импульсовня вход счетчика 35, Таким образом,на первом выходе счетчика 29 середины формируется сигнал, соответствующий первой половине периоца сигналарегенерации микроЭВМ 2,Вторым выходом счетчика 29 середины является инверсный выход триггера 32, сигнал на котором (фиг. З,и)устанавливается по сигналу с выходаэлемента И 33 при наличии на его входах сигнала с первого выхода Формирователя 2 одиночного импульса и синверсного выхода триггера 31, сигнал на котором соответствует нторойполовине периода регенерации микроЭВМ 2, а сбрасывается по заднемуФропту сигнала с второго выхода формирователя 28 одиночного импульса.Таким образом, при совпаденииси 1 налЯ с Выхоца формировЯтеля 27одпкочного импульса с сигналом с первого счетчика 29 середины ка элемекте И 3 пя втором выходе счетчика 29середины сигнал отсутствует и на вь 1 хоц элемента ИЛИ 6 ттроходит сигналс ныхода Формирователя 27 одиночного импульса, Прк несовпадении сигня"ла с выхоца Формирователя 27 одиночкого импульса с сигналом с перноговыхода счетчика 29 серецины на втором выходе счетчика 29 середины формируется сигнал, который дает разрешение на прохождение на выход элемента ИЛИ 6 через элемент И ч сигнала с первого выхоца формирователя 28одиночного импульса,Следовательно, на выходе элемента ИЛИ 6 вырабатывается тактоваяпоследовательность с переменным временным интервалом между импульсами,минимальняя непичиета которого рянняется 1 мс. При наличии сигнала готовности на вторых входах элементов И 5и 25 тактовая последовательность свыхода элемента ИЛИ 6 поступает няблоки 26 и 30 прерынания, вызываяпрерывание микроЭВМ 1 и 2. 5 10 15 20 25 30 35 40 рынания устройства, о т л и ч а ющ е е с я тем что, с целью повып 1 ения скорости ввода информации,в систему из двух микроЭВМ засчет синхронизации процесса ввода, в него введены блок синхронизации заявок и два алака формирования сигналов чтения, причем первый ивторой входы сигналов регенерацииблока синхронизации заявок являютсясоответственно первым и вторым входами сигналов регенерации устройства,вход тактирования блока синхронизации заявок является входом тактирования устройства, выход синхронизации блока синхронизации заявок соединен с вторыми входами первого ивторого элементов И, первые информационные входы-выходы первого и второго блоков Формирования сигналовчтения являются соответственно перв 11 м и вторым информационными входами-выходами устройства, вторые инФормационные входы-выходы первого ивторого блоков Формирования сигналончтения являются соответственно третьими четвертым информационными входами-выходами устройства, входы управления первого и второго блоконФормирования сигналов чтения являются соответственно первым и вторымвходами управления устройства, выходи прерывания первого и второго блоков Формирования сигналов чтения являются соответственно третьим и четвертым выходами прерывания устройства, выходы сигналов чтения первого ивторого блоков формирования сигналовчтения являются соответственно первым и вторым выходами сигналов чтения устройства, входы сигналов ответа первого и нторого блоков Формирования сигналов чтения являются соотнетственно первым и вторым входамисигналов ответа устройстна, первый ивторой выходы сигналов взаимной синхронизации каждого из блоков Формирования сигналов чтения соединены соот Формула изобретения 1.Устройство для параллельной записи информации в две ЭВМ, содержащее дна элемента И, первые входы ко" торых соецинены с входом заявки устройства, выходы первого и второго элементов И являются соответственно первым, и вторым выходами пренетстненно с первым и вторым одно" именными входами другого такого же блока.2. Устройство по п.1, о т л и - ч а.ю щ е е с я тем, что блок синхронизации заявок содержит два формирователя импульсов, два элемента И, элемент ИЛИ и счетчик середины, содержащий два триггера, два элемента И и счетчик, причем входи запуска7 14 первого и второго формирователей импульсов являются соответственно первым и вторым входами сигналов регенерации блока, прямой выход первого формирователя импульсов соединен с первыми входами первого элемента И, счетчика середины и первого элемента И блока, прямой выход второго формирователя импульсов соединен с первым входом второго элемента И блока,инверсный выход второго формирователя импульсов соединены с входами установки обоих тригггеров счетчика сере дины, первый вход второго элемента И которого соединен с входами тактирования обоих формирователей импульсов и с входом тактирования блока, прямой выход первого триггера счетчика середины соединен с вторым входом второго элемента И счетчика середины и с вторым входом первого элемента И блока, инверсный выход первого триггера счетчика середины соединен с вторым входом первого элемента И счетчика середины выход перв фвого элемента И счетчика середины соединен с входом сброса второго триггера, инверсный выход которого соединен с вторым входом второго элемента И блока, выход второго элемента И счетчика середины соединен со счетным входом счетчика, выход переноса счетчика соединен с его же входом загрузки и с входом сброса первого триггера, выходы обоих элементов И блока соединены с соответствующими входами элемента ИЛИ, выход которого является выходом синхронизации блока. Э. Устройство по п.1, о т л и - ч а ю щ е е с я тем, что блок формирования сигналов чтения содержит магистральный приемопередатчик, магистральный приемник, дешифратор адреса, четыре триггера, шесть элементов И, элемент ИЛИ и два магистральных передатчика, причем первый информационный вход-выход магистрального приемопередатчика является первым информационным входом-выходом блока, второй информационный вход-выход магистрального приемопередатчика соединен с информационным входом дешифратора адреса и с вторым информационным входом-выходом блока, информационный вход магистрального приемника37873 ции блока и с первым входом пятогоэлемента И, второй вход которого является первым входом сигналов взаимной синхронизации блока, выход пятого элементов И соединен с входом установки четвертого триггера, прямойвыход которого соединен с вторымвходом второго элемента И и с информационным входом первого магистрального передатчика, выход которого является выходом прерывания блока, инверсный выход четвертого триггерасоединен с вторым входом третьегоэлемента И, выход которого соединенс первым входом элемента ИЛИ, выходкоторого соединен с информационнымвходом второго магистрального передатчика, выход которого является выходом сигнала чтения блока, прямойвыход первого триггера соединен стретьим входом второго элемента И,выход которого соединен с вторым выходом сигналов взаимной синхронизации блока и с первым входом шестогоэлемента И, второй вход которого является вторым входом сигналов взаим 30 35 40 45 50 55 ной синхронизации блока, выход шестого элемента И соединен с вторым вхо"дом элемента ИЛИ, вход сброса первого триггера является входом сигналаответа блока. 5 10 15 20 25 является входом управления блока,первый и второй выходы магистрального приемника соединены соответственно с первым и вторым входами стробирования дешифратора адреса, третий выход магистрального приемника соединен свходом установки первого триггера,четвертыи выход магистрального приемника соединен с первыми входами пер" вого, второго и третьего элементов И и с третьим входом стробирования дешифратора адреса, первый выход которого соединен с входом установки второго триггера и с первым входом четвертого элемента И, второй вход которого соединен с выходом второго триггера, вход сброса которого соединенс вторым выходом дешифратора адреса,с входом установки третьего триггера и с входом сброса четвертого триггера, выход четвертого элемента И соединен с вторым входом первого элемента И, выход которогб соединен с входом сброса третьего триггера, инверсныи выход которого соединен с первымвыходом сигнала взаимной синхрониза 3437873Государственного елам изобретений сква, Ж, Рауш комит и отк Лодпита СССРтий