Устройство для дистанционного программного управления электроприводными механизмами

ОЮЗ СОВЕТСКИ ОЦИАЛИСТИЧЕСКРЕСПУБЛИК 79 4 0 05 В 19/О ПИСАНИЕ ИЗОБРЕТЕН И ЕТЕЛЬСТВ А ВТОРСНОМ СФ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Всесоюзный научно-исследовательский и проектно-конструкторский институт по трубопроводным и конвейерным системам ВНИПИтранпрогресс" (72) Б.Г.Терехин, Н.Е.Бельчук и В.М.Тарычин(56) Авторское свидетельство СССР У 1071999, кл. С 08 С 19/16, 1981.Авторское свидетельство СССР В 1257614, кл. С 05 В 19/08, 984. (54) УСТРОЙСТВО ДЛЯ ДИСТАНЦИОННОГО ПРОГРАММНОГО УПРАВЛЕНИЯ ЭЛЕКТРОПРИВОДНЫМИ МЕХАНИЗМАМИ(57) Изобретение относится к системам автоматики и может применяться всхемах автоматического управлениямащинами, механизмами, лоточно-транспортными системами, конвейернымилиниями и т,д. Изобретение позволяетповысить надежность работы устройства. В устройство введен блок 30 синхронизации, в блок коммутации введены элемент ИЛИ-И 16 и элемент И 9,а в блок оперативной памяти введеныэлементы 26 памяти и элементы И 25.Импульсы на выходах блока 30 синхронизации сдвинуты во времени относительно друг друга, Импульсы, поступающие в программный блок 29, предназначены для формирования тактовых1372279 импульсов и на их основе команд управления, Синхроимпульсы, поступающие с другого выхода блока синхронизации на вхопы блока 2 коммутации, блока 24 оперативной памяти и выходного блока 23 предназначены для формирования импульсов записи в элеменИзобретение относится к системамавтоматики и может быть использовано в автоматизированных системах управпения машинами, механизмами, поточными пиниями и т.д,Цель изобретения - повышение надежности работы устройства.На фиг. 1 представлена схема устройства, на фиг. 2 - временные диаграммы, поясняющие запись информации в триг гер, на фиг, 3 - временная диаграмма, поясняющая работу блока синхронизации, на фиг, 4 - временная диаграмма записи сигналов, по гпающих на входы триггера памяти, на фиг.2 фи . 5 и 6 - временные диаграммы записи информации в элементы памяти,Устройство содержит входной блок 1, блок 2 коммутации, содержащий дешифратор 3, элементы И 4-6 и ИЛИ 7, первый триггер 8 памяти, элемент И 9, дешифратор 1 О, элементы И 11 - 13 и ИЛИ 14, второй триг гер 15 памяти, элемент ИЛИ-И 16, дешифратор 17, элементы И 18-20 и ИЛИ 21, вычислительный 22 и выходной 23 блоки, блок 24 оперативной памяти, содержащий вторые элементы И 25, элементы 26 памяти, первые элементы И 27 и дешифратор 28, а также содержит программный блок 29, блок 30 синхронизации, состоящий из первого счетного триггера 31, первого элемента И 32, второго счетного триггера 33, второго элемента И 34, инвертора 35, и генератор 36 импульсов.Показаны командные шины С 1-016, по которым поступают соответствующие команды из программного блока.Входной блок 1 известной структуры состоит из стандартных элементов (не показаны), на вход которых поступант сигналы от первичных датчиков, а с ты памяти. Изобретение позволяет осуществлять запись информации в элементы памяти по сигналу записи, снятие которого производится до снятия информационного сигнала, что гарантирует правильность записи информации в элементы памяти, 6 ил,выхода снимаются унифицированные сигналы, соответствующие логическимсигналам "0" и "1" элементов считывания, в качестве которых можно применять двухвходные элементы И, элемента ИЛИ, объединяющего по выходувсе элементы И, и дешифратора управляющего элементами И по командам изпрограммного блока.1 О Выходной блок 23 состоит из элементов И, стандартных ячеек памяти исоответствующих усилителей (не показаны), передающих логические сигналыиз ячеек памяти на электроприводные15 механизмы (не показаны), по командамиз программного блока.Вычислительный блок 22 известнойструктуры состоит из стандартных элементов (не показаны). позволяющих20 производить операции сложения (элемент ИЛИ), умножения (элемент И), инверсию (элемент ИСКЛЮЧАКХЦЕЕ ИЛИ) переменных булевых функций по командамиэ программного блока, дешифратора,25 элементов считывания, произведенияили суммы и элемента ИЛИ (не показаны),На одном такте вычислительный блок22 может вычислить одну из логических30 функций: ах аг, а, х аг, а, х а га + аг, где а, и а, - переменныебулевых функций, поступающие на входвычислительного блока, а - инвер 35 сиЯ Программный блок 29 известнойструктуры состоит из стандартных элементов; счетчика, дешифратора, 40 распределяющего импульсы во времени и по направлению, диодной матрицы с горизонтальными, командными шинами и диодами, определяющими про 1372279грамму работы всего устройства и выходных инверторов.Устройство исключает возможность сбоев иэ-за влияния "гонок" между инс формационными сигналами и сигналами записи в элементы памяти. нГонки"между сигналами возникают в логических схемах, в которых какой-либо сигнал разветвляется и получившиеся дваили более сигналов распространяютсяпо разным независимым цепочкам элементов, а затем собираются на входаходного элемента, Например, если вдвух трактах распространения сигналаиспользуется разное количество элементов, то время задержки этого сигнала в разных трактах будет различным, например Т, и ТРассмотрим случай, когда сигнал,распространяющийся по двум трактам,собирается на входах триггера, причем сигнал, например распространяющийся по первому тракту. приходит наинформационный вход триггера и является для него информационным сигналом, а сигнал, распространяющийся повторому тракту, является для триггера синхросигналом, по которому происходит запись. Будем считать, чтозапись информации в триггер осуществляется по заднЕму фронту синхросигнала,В зависимости от соотношения величин Т и Т получают один из про 135цессов, изображенных га фиг, 2,Из диаграммы, приведенной на фиг. 2,видно, что в случае Т, с Т в триггерзапишется не информационный сигналлогической "1"поступивший по первому тракту, а сигнал логического"О", являющийся ложной информацией.В рассмотренном устройстве исходными сигналами являются тактовые импульсы которые по горизонтальным ши 145 нам через соответствующие диоды разветвляются на командные шины и далее поступают на входы элементов устройства, в том числе и на входы триггеров.Если рассмотреть процесс записи информации в блок 24 оперативной памяти, то для правильной записи информации в элементы 26 памяти необходимо, чтобы команды записи С 8 и С 955 снимались раньше, чем снимается информационный сигнал, поступающий на 1входы элементов с выхода вычислительного блока 22. На выходе вычислительно о блока22 информация может поменяться поснятию различных команд. Таким образом для правильной записи в элементы памяти блока 24 оперативной памятинеобходимо, чтобы команды разрешениязаписи снимались раньше, чем команды,по которым на данном такте обрабатывается информационный сигнал, приэтом все эти команды на одном тактеформируются из одного исходного импульса,Гарантировать, что для данногоустройства во всех цепочках, идущихк элементам памяти, выдерживаетсясоотношение Т Т , нельзя, так какнеизвестно в каком тракте задержкаокажется меньше. Заводы-изготовители элементов гарантируют лишь максимальное время задержки элемента данного типа и ничего не говорят о конкретной задержке с конкретного элемента или хотя бы о минимально возможном времени задержки. Поэтому воспользоваться тем фактом, что число элементов в цепочке 1 больше, чем в цепочке 11 нельзя. При массовом производстве схем из произвольно взятых элементов найдется достаточно большоечисло таких узлов, в которых в цепочку 1 попадут более быстрые элементы,а в цепочку 11 более медленные и,вопреки ожидаемому, будет выполняться неравенство Т,( ТУстройство работает следующим образом.Генератор 36 импульсов формируетнепрерывную последовательность импульсов, которые поступают на входблока синхронизации, С выхода счетного триггера 31 импульсы поступаютна вход элемента И 32, который по ихсовпадению с импульсами генератора36 импульсов, выдает импульсы, поступающие на вход программного блока 29.который формирует тактовые импульсы,три из которых показаны на диаграммефиг. 3.С выхода инвертора 35 проинвертированные импульсы генератора 36 импульсов поступают на вход счетноготриггера 33, элемент И 34 по совпадению импульсов со счетного триггера33 с импульсами с инвертора 35 формирует синхроимпульсы, поступающиена входы блока 2 коммутации, блока24 оперативной памяти и выходногоблока 23,1372279руется верхний выход при сигнале навходе, соответствующем0, а нижнийвыход, при сигнале на входе, соответствующем 15Генератор 36 импульсов подает импульсы на вход блока 30 синхронизации. Сигналы с верхнего (по схемена фи . 1) выхода блока 30 синхронизации поступают в программный блок 55 5Из диа раммы приведенной на фиг. 3видно что синхроимпульсы сдвинутыотносительно тактовых импульсов, аэто гарантирует окончание импульсовзаписи сформированных из синхроимпульсов, в элементы памяти раньше,чем окончание информационных сигналов, сформированных из тактовых импульсов.Принцип действия предлагаемогоустройства рассмотрим на примере работы электроприводного механизма взависимости от результата вычисленияфункции а, х а, х а, + а, х аСчитаем, что переменные а а , 15а, обозначают сигналы, поступающиена вход устройства от первичных датчиков, а переменные а и а, обозначают переменные которые были вычислены ранее и записаны в элементы памяти блока оперативной памяти, причем переменная а записана в верхний(по схеме на фиг, 1) элемент памяти,а переменная а, в нижний (по схемена фиг. 1) элемент памяти. 25Для пояснения процесса вычисленияпредложенной в примере функции а, хх а х а, + ах а, необходимо иметьвозможность опрашивать три первичныхдатчика, что и предусматриваезналичием команд С 11 и С 12, поступающихво входной блок из программного блока, причем условимся, что по командеС 11 = "1" опрашивается первый первичный датчик и на выход входного блокапоступает переменная а по командеС 12 = "1" на выход входного блокапоступает переменная а по командамС 11 = "1", С 12 = "1" на выход входного блока поступает переменная а.Для хранения результата промежуточных всчислений и переменных а иа в блоке оперативной памяти достаФточно иметь два элемента памяти,показанных на схеме на фиг.1Для вычисления каких-либо других функцийчисло элементов памяти в блоке оперативной памяти и число входов вовходном блоке может быть увеличенопутем наращивания количества стандартных элементов,Условимся, что на дешифраторах3, 1 О и 17 активизируются верхниевыходы при наличии на входах сочетаний сигналов "1", "0", средниевыходы - при сочетании сигналов навходах "О", "1" и нижние выходы11 1пр и сочетании сигналов н а входах 1" 1 " , а и и дешифр а т о р е 2 8 а к тиви з и 29 для формирования тактовых импульсов и на их основе команд управления.С нижнего (по схеме на фиг, 1) выхода блока 30 синхронизации синхроимпульсы поступают на входы элементов И 9, и ИЛИ-И 16 блока 2 коммутации и элемента И 25 блока 24 оперативной памяти для формирования импульсов записи в соответствующие элементы 8 и 15 памяти блока 2 коммутации и элементов 26 памяти блока 24 оперативной памятиНа первом такте работы устройства на выходе программного блока 29, на командных шинах С 11, СЗ, С 6, С 7 появятся единичные команды, соответственно обеспечивающие подачу входного сигнала а, из входного блока 1 через элементы И 5 и ИЛИ 7 блока 2 коммутации на вход вычислительного блока 22 (верхний по схеме на фиг.1), а сигнала а, из блока 24 оперативной памяти через верхний (по схеме на фиг. 1) элемент И 27 - на вход блока 2 коммутации и через элементы И 20 и ИЛИ 21 - на нижний (по схеме на фиг. 1) вход вычислительного блока 22, где по команде С 13 переменная а, инвертируется. Полученный по команде С 15 на выходе вычислительного блока 22 результат вычисления функции а х а, за счет сигнала с выхода элемента Й 9, сформированного по команде С 1, запишется в триггер 8 памяти блока 2 коммутации, Временная диаграмма записи сигналов, поступающих на входы триггера 8 памяти, приведена на фиг. 4. Для наглядности пояснения процесса записи считаем, результат вычисления функции а, х а равным"1". Из диаграммы приведенной на фиг.4, видно, что импульс записи в триггер 8 памяти кончается раньше, чем информационный сигнал, что гарантирует правильность записи информации в триггер памяти.На втором такте на выходе программного блока 29 на командных шинах С 12, С 5 появятся единичные командсоответственно обеспечивающие подачувходного сигнала а из входного блока 1 через элементы И 12 и ИЛИ 14блока 2 коммутации на вход триггера15 памяти, в котором эта информацияЬзапомнится по импульсу записи, поступающему с выхода элемента ИЛИ-И 16,Временная диаграмма записи информациив триггер 15 памяти показана на фиг.5,причем для наглядности пояснения считаем, что переменная а, имеет значение, соответствующее логической "1",Одновременно с записью переменнойаз в триггер 15 памяти по командамС 10, С 6 и С 7 переменная а из блока24 оперативной памяти через нижний(по схеме на фиг, 1) элемент И 27поступит на вход блока 2 коммутациии через элементы И 20 и ИЛИ 21 - нанижний (но схеме на фиг. 1) входвычислительного блока 22,По команде С 2 результат выиисления функции а, х а , записанный втриггер 8 памяти, через элементы И 6 26и ИЛИ 7 поступит на верхний (по схеме на фиг, 1) вход вычислительногоблока 22. Полученный по команде С 15на выходе вычислительного блока 22результат вычисления функции а, х ЗОх а х а, поступит на вход блока24 оперативной памяти. По совпадению команды С 8 с синхроимпульсомверхний (по схеме на фиг, 1) элементИ 25 сформирует импульс записи, покоторому произойдет запись результатавычисления функции ах а х авверхний по схеме на фиг. 1 элемент26 памяти,Диаграмма записи информации в зле Омент 26 памяти блока 24 оперативнойпамяти показана на фиг6. Считаем,что информационный сигнал-результатвычисления функции а х а х а соответствует сигналу логической "1" 45На третьем такте на выходе программного блока 29 на командных шинах С 11, С 12, СЗ появятся единичныекоманды, соответственно обеспечивающие подачу входного сигнала а извходного блока 1 на вход блока 2коммутации и через элементы И 5 иИЛИ 7 на верхний (по схеме на фиг.1)вход вычислительного блока 22,По команде С 6 входная переменнаяа , записанная на втором такте работы устройства в триггере 15 памятиблока 2 коммутации, через элементыИ 18 и ИЛИ 21 поступит на нижний по схеме на фи. 1 вход вычислительного бгглка 22, 1 де по команде С 14 переменная а инвертпруется. Полученный по команде С 15 на выходе вычислительного блока результат вычисления функции а х а эа счет команды С 1 и синхроимпульса запишется в триггер 8 памяти блока 2 коммутацииНа четвертом такте на ныходе программного блока 29 на командных шинах С, С 6, С 7 появятся единичные сигналы, соответственно обеспечивающие подачу результата вычисления функции а х а, вписанного в триггере 8 памяти блока " коммутации, через элементы 11 6 и ИЛИ 7 на верхний (го схеме на фи 1) вход вычислительного блока 2, а результаты вычисления функции а, х а, х а записанные в верхнем (по схеме на фиг. 1) элементе 26 памяти блока 24 оперативной памяти, через элемент И 27 подаются на вход блока 2 коммутации и через элементы И О и ИЛИ 21 на нижний (по схеме на фиг. 1), вход вычислительного блока 22.На выходе вычислительного блока "2 появится результат вычисления функции ах ах а + а, х а который по команде С 16 и синхроимпульсу запишется н ячейку памяти выходног о блока 23 и далее через усилитель (не показан) поступит на электроприводной механизм (не показан).Как видно из приведенного примера и временных диаграмм (фиг. 4-6) введение блока синхрснизации позволяет повысить надежность работы устройства, исключая вазможность сбоев устройства из-за влияния "гонок между информационными сигналами и сигналами записи в элементы памяти,формула и з о б р е т е н и яУстройство для дистанционного программного управления электроприводными механизмами, содержащее входной и выходной блоки, программный блок, генератор импульсов, вычислительный.блок, блок оперативной памяти, блок коммутации, который состоит из трех дешифраторов, трех элементов ИЛИ, первого и второго триггеров памяти и девяти элементов И, причем первый элемент И и первый триггер памяти первыми входами соединены с выходом вычислительного блока и с первым вхо 137227940 45 50 дом выходного блока, второй, третийи четвертый элементы И первыми входами подключены к выходу входного блока, пятый, шестой и седьмой элементыИ первыми входами соединены с выходомблока оперативной памяти, восьмойэлемент И входами подключен к выходупервого триггера памяти и к первомувыходу первого дешифратора, второйи пятый элементы И вторыми входамисоединены соответственно с вторым итретьим выходами первого дешифратора, первый элемент ИЛИ входами подключен к выходам восьмого, второго ипятого элементов И, а выходом - кпервому входу вычислительного блока,первый, третий и шестой элементы Ивторыми входами соединены соответственно с первым, вторым и третьим выходами второго дешифратора, второйэлемент ИЛИ входами подключен к выходам первого, третьего и шестогоэлементов И, а выходом - к первомувходу второго триггера памяти, выходкоторого соединен с первым входом девятого элемента И, второй вход которого, а также вторые входы девятого,четвертого и седьмого элементов Иподключены соответственно к пе"чому,второму и третьему выходам третьегодешифратора, входы третьего элемента И соединены с выходами девятого,четвертого и седьмого элементов И,а выход третьего элемента ИЛИ подключен к второму входу вычислительного блока, дешифраторы обоими входами соединены с соответствующимикомандными шинами программного блока, причем блок оперативной памятисостоит из дешифратора и двух параллельно подключенных каналов, каждыйиз которых содержит элемент памяти ипервый элемент И, первые входы элементов памяти обоих каналов подключены к выходу вычислительного блока,выходы элементов памяти соединены спервыми входами первых элементов Исвоего канала, вторые входы первыхэлементов И подключены к соответствующим выходам дешифратора, а выходы г 10 15 20 25 30 35 первых элементов И соединены с выходом блока оперативной памяти, первый и второй входы входного блока,второй вход выходного блока, третий,четвертый и пятый входы вычислительного блока и вторые и третий входыблока оперативной памяти соединеныс соответствующими выходами программного блока, а третьи входы входногоблока являются входами устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения надежности работы,в устройство введен блок синхронизации, состоящий из двух счетных триггеров, двух элементов И и инвертора,первый счетный триггер соединен своим входом с выходом генератора импульса, с первым входом первого элемента И и с входом инвертора, а выходом - с втОрым входом первого элемента И, выход которого подключен квходу программного блока, второйсчетный триггер входом соединен свыходом инвертора и с первым входомвторого элемента И, второй вход которого соединен с выходом второго счетного триггера, выход второго элемента И подключен к третьему входу выходного блока, а также введены вблок коммутации элемент ИЛИ-И и десятый элемент И, первые входы которых соединены с выходом второго элемента И блока синхронизации, а выходы - с вторыми входами триггеров памяти, а в каждый канал блока оперативной памяти введены элементы памяти, число которых определено реализуемой функцией, и соответственно имвторые элементы И, первые входы которых являются вторыми входами блокаоперативной памяти, вторые входы вторых элементов И соединены с выходомвторого элемента И блока синхронизации, выходы вторых элвментов И блокаоперативной памяти подключены к вторым входам элемента памяти, а вторыевходы элемента ИЛИ-И и десятого элемента И блока коммутации соединены ссоответствующими выходами программного блока.1372279 Исходный сигналНнроргаиионный 0 хотриггераСинхробход триггерадьюпд триггера Исходный сигналИнщорнаи,ионный бходтриггераГцнхробход триггерадыход триггера ра ЗБ Выход генератоигиуль собоьход сцегпногогприггераЛВыход злементатакт Е тангп Гс 73такт (1 ф 2/ыхад инбертора 55ьхад счетнсготриггера Яыход злегенгпа И 5 Искадный сигнал8 нрормаццонный бкодщриг гераГинхроОход триггераОыход триггера1372279 Команда С 1СинкроимаульсыОь(хад элемента И 9импульс записи)Результат йычислениясруннции О, д пыхай триггера 8 ламяти Каанао СФ Коаида С 5 Сиихроиипульсыаыкод мемеибаИЯ- И 1 бПеременная Оаыход трцггеро 1паг 1 яти Ри г. 5 о 1 анда С йнюроцмпульсы ыхоо элемента И 25 езуль тат бьчисленияункции й, О, О,Ьыкод элемента Лпамяти Щиг.б Составит еши Техред Мль А.Ис оданич никова орректор А.Ильин едакто акаэ ч 82/3 внираж 866рственногообретенийЖ, Рау одписно И Госуда делам иэ Москва,омитета СССР открытий кая наб, д. 1130 иэводственно-полиграфическое предприятие, г. Ухгород, ул, Проектная 4