Устройство для установки логических элементов в исходное состояние

(54) УСТРОЙЧЕСКИХ ЭЛЕ (57) Изобреэлектронной КИ ЛОГИ- СОСТОЯНИЕк цифровой СТВО ДЛЯ УСТАНО тение относится технике и може для установки л памятью в исхо включении питан ении напряжения ого значения. Ц яется повышение быть исгических ользов ое с ементов я, а такпитаниялью изобдостоверояние прие при снижиже задан ния яв 00 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ВТОРСКОМУ СВИДЕТЕЛЬСТ 4020906/24-2112.02.8615.09.87. Бюл. УЕ.Б. Галкин и А.В681,325.65(088.8)Авторское свидетельство835, кл. Н 03 К 21/38,торское свидетельство С923, кл. Н 03 К 17/28,торское свидетельство С899, кл. Н 03 К 17/22,ности функционирования и расширение области применения. Для достижения поставленной цели в устройство дополнительно введены два компаратора 6 и 7 и соответствующие функциональные связи, Кроме того, устройство содержит стабилитрон 1 и первый резис- . тор 2 порогового элемента, резистор 3, конденсатор 4 последовательной времязадающей КС-цепи, диод 5 разрядной цепи; схему 8 совпадения, выходную шину 9, резисторы 10, 12 и 13 и диод 11. Устройство позволяет сформировать импульс установки логических элементов с высокой крутизной переднего и заднего фронтов. Выход перво-го компаратора может быть использован для задержки включения тактового генератора логических схем до момента установки напряжения питания, при котором обеспечивается их нормальная работа. 2 ил.Изобретение относится к цифровой электронной технике и может быть использовано для установки логических элементов с памятью в исходное состояние при включении питания, а также при снижении напряжения питания ниже заданного значения.Цель изобретения - повышение достоверности функционирования и расширение области применения.На фиг. 1 приведена принципиальная схема предлагаемого устройства; на Фиг, 2 " диаграммы Формирования импульса установки.Устройство для установки логических элементов в исходное состояние содержит стабилитрон 1 и первый резистор 2 порогового элемента, резистор 3 и конденсатор 4 последовательной времязадающей КС-цепи, диод 5 разрядной цепи, первый 6, второй 7 компараторы, схему 8 совпадения, выходную шину 9, второй резистор 10, диод 11, третий 12 и четвертый 13резисторы делителя напряжения.Катод стабилитрона 1 и резисторы 10 и 12 одним своим выводом подключены к положительному выводу источника питания. Анод стабилитрона 1 соединен с неинвертирующим входом компаратора 6 и через резистор 2 - с общей шиной. Второй вывод резистора 10 соединен с инвертирующим входом компаратора 6 и через диод 11 в прямом включении - с общей шиной. Выходы компараторов 6 и 7 через схему 8 совпадения подключены к выходной шине 9. Выход компаратора 6, кроме того, подключен через последовательную время- задающую НС-цепь (резистор 3, конденсатор 4) к общей шине и через диод 5 в обратном включении - к инвертирующему входу компаратора 7 и средней точке КС-цепи. Неинвертирующий вход компаратора 7 соединен через резистор 13 с положительным выводом источника питания, а через резистор 12 с общей шиной.Устройство работает следующим образом.При возрастании напряжения питания от нуля до номинального значения (см. Фиг. 2 а) стабилитрон 1 закрыт до момента, когда напряжение питания превысит значение, достаточное для его пробоя (Ц) и для нормальной работы логических схем. До этого момента напряжение на инвертирующем входе первого компаратора 6 вьпде, чем наего неинвертирующем входе, и определяется падением напряжения на диоде11 за счет протекания тока, ограничиваемого резистором 10. При этом навыходе компаратора 6 и выходной шине9 устройства напряжение отсутствует.На неинвертирующем входе второго ком паратора 7 напряжение выше, чем наего инвертирующем входе, и определяется коэффициентом деления напряженияна третьем 12 и четвертом 13 резисторах делителя напряжения. На выходе 15 компаратора 7 напряжение равно напряжению питания (см. фиг. 2 г). Сигналына входах схемы 8 совпадения не совпадают. После пробоя стабилитрона 1(в момент временисм. фиг. 2) на пряжение на неинвертирующем входекомпаратора 6 возрастает, вызываяпереключение компаратора, что приводит к быстрому формированию на еговыходе напряжения, равного напряжению 25 питания, Появление напряжения на выходе компаратора 6 вызывает совпадение сигналов на входах схемы 8 совпа 1дения и на выходной шине 9 формируется перепад напряжения импульса ус танавки с крутым передним фронтом(см. Фиг. 2 д). Кроме того, напряжением с выхода первого компаратора 6начинается заряд конденсатора 4 черезрезистор 3 (см. Фиг. 2 в). В процессе 35 заряда конденсатора 4 наступает момент (С , см. Фиг. 2), когда напряжения на входах второго компаратора 7совпадают, в этот момент компаратор 7переключается и напряжение на его 40 выходе быстро падает до нуля (см,фиг. 2 г). Падение напряжения на выходе компаратора 7 вызывает несовпадение сигналов на входах схемы 8 совпадения, что приводит к окончанию фор мирования импульса установки и обеспечивает его крутой спад (см.фиг.2 д).При этом параметры сформированногоимпульса определяются постоянной времени ЕС-цепи и быстродействием ком параторов. При исчезновении напряжения питания или ухода его за порогсрабатывания стабилитрона 1 первыйкомпаратор 6 выключается. Конденсатор 4 быстро разряжается через диод 5разрядной цепи. Схема возвращается висходное состояние, и при повторномвозрастании напряжения питания вновьформируется прямоугольный импульсустановки.1338047 каэ 4 144/5 аж 901 Подписно ПИПИ роняв.-полигр. пр-тие, г. Ужгород, ул. Проектная,Таким образом, устройство позволяет сформировать импульс установки логических элементов с высокой крутизной переднего и заднего его фронтов (устранено влияние тока утечки стабилитрона в предпробойной области и скорости нарастания напряжения питания на форму и длительность переднего фронта, а также влияние параметров 10 КС-цепи на форму и длительность заднего фронта). В результате формируемый импульс обеспечивает четкую и бесперебойную установку в исходное состояние логических элементов с по вышенными требованиями к крутизне фронтов импульса установки. Это приводит к повышению надежности работы устройств, собранных на логических элементах. 20Кроме того, выход первого компаратора может быть использован для эа. держки включения тактового генератора логических схем до момента установки напряжения питания, при кото ром обеспечивается их нормальная работа. Формула изобретения30Устройство для установки логических элементов в исходное состояние, содержащее пороговый элемент на стабилитроне и резисторе, которые соединены последовательно, последовательную времязадающую КС-цепь и цепь быстрого разряда конденсатора, котораясоединена с. одним его выводом, о тл и ч а ю щ е е с я тем, что, сцелью повышения достоверности функционирования и расширения областиприменения, в него введены два компаратора, выходы которых соединенычерез схему совпадения с выходной шиной устройства, катод стабилитронапорогового элемента подключен к положительному выводу источника питания,анод его соединен с неинвертирующимвходом первого компаратора, свободный вывод первого резистора - с общей шиной, инвертирующий вход первогокомпаратора через второй резисторподключен к положительному выводу источника питания и через диод в прямомвключении - к общей шине, цепь разряда конденсатора выполнена на диоде,анод которого подключен к среднейточке КС-цепи и к инвертирующему входу второго компаратора, а катод - кдругому выводу резистора КС-цепи и квыходу первого компаратора, второйвывод конденсатора соединен с общейшиной, неинвертирующий вход второгокомпаратора соединен через третий резистор с общей шиной, а через четвертый резистор - с положительным выводом источника питания.