Быстродействующий аналого-цифровой преобразователь

СОЮЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК НОЗМ РЕТЕНИ т исГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАН ИЗОБРЕТЕНИЙ И ОТНРЫТЮ ПИСАНИЕ ИВТОРСИОМУ СОИ(7 1) Ордена Ленина институт кибернетики им. В.М.Глушкова(54) ВЫСТРОДЕЙСТВУКЩИЙ АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ(57) Изобретение относится к вцчлителъной технике и монет быть использовано в области аналого-цифровых преобразователей, Изобретениепозволяет повысить быстродействиеустройства. Это достигается засчет уменьшения времени компенсации, ускорение формирования младших разрядов кода достигается тем, что счетчик работает нена сложение (при его нулевой начальной установке), а на вычитание(при его едничной начальной установке). При этом опорный компаратор фиксирует момент начала работы счетчика(момент, когда фаза выходного напряжения рабочего фазовращателя достигла значения у, ), а блок адаптациификсирует момент окончания компенсации (момент, когда фаза выходногонапряаения рабочего фазовращателядостигла значения). Для уменьшения времени компенсации в устройсво, содержащее генератор опорногонапряжения, рабочий фазовращатель,блок компараторов, шифратор, блокпамяти, блок компенсирующего тока,опорньй фазовращатель, формировательимпульсов, генератор импульсов, счетчик импульсов, блок управления, введены опорный Ьазовращатель и блокадаптации. 3 з.п. ф-лы, 8 ил.Изобретение относится к вычислительной технике и может быть использовано и области аналого-цифровыхпреобразователей,Цель изобретения - повышение быстродействия.На фиг. 1 приведена функциональ"ная схема устройства; на фиг. 2 -Функциональная схема блока адаптации;на фиг, 3 - функциональная схема блока управления; на Фиг. 4 - Функциональная схема Формирователя импульсов; на фиг. 5 - структурная электрическая схема блока компенсациитока; на Фиг. 6 - структурная электрическая схема формирователя импуль 1сов входящего в блок компенсирующеготока;на Фиг.7 - структурная электри- .ческая схема рабочего фазовращв-.теля; на Фиг. 8 - функциональнаясхема блока компараторов.Устройство (Фиг. 1) содержит генератор 1 опорного напряжения, рабочийфазовращатель 2, блок 3 коипвраторов,шифратор 4, блок 5 памяти, блок 6компенсирующего тока, опорный Фвзовращатель 7 Формирователь 8 импульсов, генератор 9 иипульсов, счетчик.10, опорный компаратор 11, блок 2управления и блок 13 адаптации.Блок 13 адаптации (Фиг, 2) содержит дешифратор 14, блок 15 элементовИЛИ, элемент 16 ИЛИ, выполненный ившести инверторвх 17, элемент 18 задержки, триггер 19, дешифратор 20,счетчик 21 импульсов, генератор 22импульсов, триггер 23, резистор 24и элемент И 25,Блок 12 управления (Фиг, 3) содержит элементы 26 и 27 ИЛИ, кнопку 28фПускфф, кнопку 29 "Сброс", триггер30, генератор 31 импульсов, счетчик32 импульсов, дешифратор 33 триггер34, резистор 35, элемент Зб задержки.Формирователь 8 импульсов (Фиг.4)содержит компврвторы 37 и 38, иивертор 39, элемент 40 И.Блок 6 компенсирующего тока(Фиг. 5) содержит резистор 41, транзисторы 42, 43, 44 и 45, резистор 46,триггер 47, Формирователь .48 импульсов, элемент 49 И.Формирователь 48 импульсов (Фиг.б)содержит диод 50, конденсатор 51,элементы 52 и 53. И. Рабочий Фаэоврвщатель 2 (Фиг.7) содержит ферромагнитные сердечники 54 и 55, на каждом изкоторых намотаны рабочие обмотки 5630 Чхх,В первом случае, поскольку 9 х сс Ч ни один из комнараторов 63 несработает, в силу чего код старшихразрядов в блоке 5 будет состоятьиз одних нулей (т.е. ни один из триггеров блока 5 не перебросится в "1"),в связи с чем нв выходе элемента 25в блоке 13 не появится напряжение,которое устанавливает в "1" триггер40 23 блока 13 адаптации и запускаетсчетчик 21.Кроме того, поскольку Ч с цх, хопорный компвратор 11 не опрокинетсяон останется в исходнои состоянии,43 при котором его выходной сигнал (уровень лог."1")., поступающий на первыйвход генератора 9, разрешает импульсви с выхода генератора 9 поступатьнв вход "Вычитание" счетчика 10 и5 ф уменьшать показания последнего, Навтфрой и третий входы генератора 9импульсов при этом поступают разре"швющие потенциалы соответственно свыхода Фориирователя 8 и с первого55 выхода блока 13 (прямой выход триггера 19, находящийся в "1"). Поэтомусчетчик 10 работает на вычитание втечение интервала времени, равного 5 0 15 20 25 и 57, включенные встречно, обмотки58 и 59 управления и компенсации, резисторы 60, 61 и 62. На обмотку 58подается входной сигнал, на обмотку59 - сигнал с выхода блока 6, на резисторы 60 и 61 - напряжение с выхода генератора 1.Блок 3 компараторов (фиг.8) содержит компараторы 63, опорные фазовращатели 64, триггеры 65, резистор 66.Опорный фазовращатель 7 отличаетсяот рабочего Фазовращателя 2 отсутствием обмоток 58 и 59.Рассмотрим работу устройства длядвух случаев,В первом случае значение преобразуемого сигнала Хтаково, что соответствующий ему фазовый сдвиг щхвыходного напряжения рабочего фазовращателя 2 удовлетворяет соотношениюЧх Чх,где Чх, -Фвзовыйсдвиг,соответствуюпрй преобразуемому сигналу Х , равному дискретности блока 3.Во втором случае значение преобразуемого сигнала 1таково, что соответствующий ему Фазовый сдвиг схвыходного напряжения рабочего фазовращателя 2 удовлетворяет соотношению 3длительности импульса на выходе формирователя 8 (длительность этогоимпульса пропорциональна величинеЧ, - Ь ).По окончании преобразования в счетчике 10 будет зафиксирован код младших разрядов цифровогоэквивалента входного сигнала 3,Во втором случае опорный компаратор 11 опрокидывается, на его выходе. устанавливается сигнал лог,"О", эапрещакщий импульсам с выхода генератора 9 поступать на счетчик 10. Одновременно в блоке 3 сработает соответствующее величине щколичествокомпараторов 63, в результате чего 5, на выходе блока 3 будет сформированединичный (унитарный) код, которыйпо соответствующим командам блока 12сначала будет преобразован в двоичный код (при помощи шифратора 4), а 20затем записан в блок 5. Так в течение первого такта преобразованияпроисходит формирование старших разрядов цифрового эквивалента входногосигнала Х.25Поскольку код сформированных втечение первого такта старших разрядов может сдержать единицу, на инверсном выходе блока 5 появится отрицательный перепад напряжения (из 30лог."1" в лог."О"), который включитблок 6, при этом в нем сигнал с выхода формирователя 48 установит триггер 47 в "1", благодаря чему ток отисточника, собранного на транзисторах 44 и 45 .ерез транзистор 43 поступит в обмотку 59 рабочего фазовращателя .2, и начнется процесс компенсации, в течение которого Фаза выходного напряжения рабочего Фазовра- щщателя 2 сдвигается в направлении,противоположном тому, в котором онасдвигалась под воздействием входногосигнала Х. Затем включится блок 13и на выходе элемента 25 появится перепад напряжения (из лог.ффО" влог."1"), который установит триггер23 в "1 ф, при этом импульсы генератора 22 начнут подсчитываться счетчиком 22. Дешифратор 20 выделяет иэ 50последовательности этих импульсовсоответствующие импульсыв соответст"вии снеобходимым временемкомненсации.,Ьдновремейно на второй вход блока 13 адаптации с прямого выхода блока 5 поступает сформированный в течение первого такта код старших разрядов цифрового эквивалента преобра 1254584 4зуемого сигнала 1 (на фиг2 этотсигнал поступает на вход дешифратора14). В зависимости от поступающегона дешифратор 14 кода разреша.ощийпотенциал появится на одном из выходов дешифратора 14. Функциональнаясхема блока 13 адаптации приведенадля случая, когда в течение первоготакта преобразования происходит определение четырех старших разрядоввыходного тока. В таком случае в зависимости от кода полученных в течение первого такта преобразования четырезс разрядов разрешающий потенциалбудет на соответствующем выходе дешифратора 14, а значит и на первомвходе соответствующего элемента ИЛИблока 15.На вторые входы элементов ИЛИ блока 15 поступают сигналы с выходовдеавфратора 20.Такии образом, чем больший кодстарших разрядов, тем больший номеримеет элеиеит ИПИ, на первый входкоторого поступает разрешающий сигнал с выхода дешифратора 14, и темпозднее появятся сигналы на выходахблока 13,Хаким образом блок 13 адаптациификсирует момент окончания компенсации (этот момент наступает тем раньше, чем меньше величина входногопреобразуемого сигнала Х.Блок 13 работает следующим обраэомери нажатии кнопки "Пуск" в блоке12 управления на его первом выходепоявляется сигнал лог."О", который,поступая нв третий вход блока 13,устанавливает в "1" триггер 19, сигнал с прямого выхода которого разрешает поступление импульсов с генератора 9.импульсов на счетный входсчетчика 10.На второй вход блока 13 г прямоговыхода блока 5 поступает ко старшихразрядов, сформированный в течениепервого такта преобразования. В зависимости от поступившего на второйвход блока 13 адаптации кода старшихразрядов разрешающий потенциал (уровень лог."О") будет только на одномиз выходов дешифратора 14, а значити на первом входе только одного элемента ИЛИ блока 15.При поступлении на первые входыблока 13 с инверсного выхода блока 5кода, содержащего хотя бы одну еди 5 12545ницу, происходит установка в единицутриггера 23, сигнал с прямого выхода которого включает генератор 22импульсов, импульсы которого поступают на счетчик 21. Дешифратор 20 выделяет из последовательности поступающих на счетчик 21 импульсов генерато"ра 22 соответствующие импульсы, которые поступают на вторые входы блока15. Следовательно, на втором выходе 1 Облока 13 появится один из импульсовгенератора 22 (этот импульс свидетельствует об окончании процесса компенсации).Таким образом, чем больший кодпоступает на второй вход блока 13(на вход дешифратора 14), тем позднеепоявится импульс на втором выходеблока 13, фиксирующий момент окончания компенсации, Этот импульс устанавливает в "0" триггеры 19 и 23 ив блоке 13 адаптации и выключаетблок 6,Чем больше величина входного (преобразуемого) сигнала и чем больше код 25старших разрядов, тем большая величина компенсирующего тока необходимадля осуществления компенсации, тембольшее время необходимо для того,чтобы требуемое значение компенсиру- ЗОющего тока установилось с требуемойточностью в обмотке 59 рабочего фазовращателя 2 и тем позднее появитсяимпульс на втором выходе блока 13адаптации, 35Импульс с выхода элементов ИЛИблока 15 устанавливает в "О" триггеры 19 и 23, пройдя элемент 18, подго"тавливает блоки устроиства к новомуциклу работы: в блоке 13 устанавливаОет в "О" счетчик 22, а также выполняет начальные установки в блоках 5,12счетчике 10 - в блоках 5 и 12 осуществляет нулевые установки, а счетчик 1 О -устанавливает в начальное состояние.Блок 12 работает следующим образомПри нажатии кнопки 28 триггеры 30,34 устанавливаются в "1". Сигнал спрямого выхода триггера 30 включает 5 Огенератор 31, импульсы которого под"считываются счетчиком 32, дешифратор33 выделяет иэ этой последовательнос"ти соответствующие импульсы. Первыйиэ этих импульсов, поступая на первый вход блока 3, .осуществляет запись состояний компараторов 63 втриггеры 65. Второй из этих импуль 84 бсов, поступая на второй вход шифратора 4, формирует двоичный код старших разрядов,а т етий из этих импульсов, поступая на третий вход блока 5 осуществляет запись полученных старших разрядов в блок 5 и одновременно устанавливает в "0" триггеры в блоке 3.Сигналы с прямого и инверсного выходов триггера 34 обеспечивают требуемый режим работы счетчика 10.Сигнал с первого выхода блэка 12 (уровень лог."О"), поступая на третий вход блока 3, подготавливает генератор 9 импульсов к работе в течение второго такта преобразования,Сигнал, поступающий на вход блока 12 с третьего выхода блока 13, обеспечивает начальные установки в блоке 12.Формирователь 8 содержит каьпгараторы 37 и 38, преобразующие выходные сигналы рабочего 2 и опорного 7 фазовращателей в сигналы прямоугольной формы, При помощи элементов И формируется выходной сигнал формировате" ля 8 длительность которого пропорциональна величине остаточного (нескомпенсированного) Фазового сдвига Ч, выходного напряжения рабочего фазовращателя 2, Благодаря тому, что блок 6 генерирует ток, установившееся значение которого зависит от кода старших разрядов и равно максимально" му нз всех токов (или больше), гене" рируемых аналогичным блоком в прототипе, его установившееся значение (с требуемой точностью) будет достиг" нуто также через время, равное й однако промежуточные значения, которые нужны для компенсации при различных значениях входных сигналов, будут достигнуты значителЬно быстрее, чем в прототипе. Этим обепечивается значительное уменьшение времени компенсации (для случаев, когда уровни преобразуемых сигналов меньше их максимальных значений) а значит и существенное увеличение среднего быстф родейств,я устройства.Формула изобретения1. Быстродействующий аналого-циф"ровой преобразователь, содержащийблок управления, рабочий фаэовраща 1254584тель, выход которого соединен с первьпи входами формирователя импульсов и блока компараторов, выходы которого через шифратор соединены с первыми входами блока памяти, генератор опорного напряжения, выход которого соединен с вторым входом блока компараторов, первым входом рабочего фазовращателя и входом опорного фазовращателя, выход которого соединен с 1 О вторым входом формирователя импульсов, генерат р импульсов, выход которого соединен с первым входом счетчика импульсов, выходы которого являются первыми выходными шинами, прямые 5 выходы блока регистра числа являются вторыми выходными шинами, блок компенсирующего тока, выход которого соединен с вторым входом рабочего фазовращателя, третий вход которого 20 является входной шиной, о т л и ч аю щ и й с я тем, что, с целью повыщения быстродействия, в него введены блок адаптации, выполненный на первом и втором дешифраторах, генерато ре импульсов, счетчике импульсов, первом и втором триггерах, резисторе, блоке элементов ИЛИ, элементе ИЛИ, элементе задержки, элементе И, а также опорный компаратор, первый вход 30 которого соединен с выходом опорного фазовращателя, второй вход соединен ,с выходом рабочего фазовращателя, авыход соединен с первым входом генератора импульсов, второй вход которого соединен с выходом формирователя импульсов, а третий вход - с выходом элемента задержки, вход которого объединен с первым входом блока компенсирующего тока, вторые входы кото-О рого объединены поразрядно с входами элемента И и соединены поразрядно с соответствующими инверснымь выходами блока памяти, прямые выходы которого соединены поразрядно с входами первого дешифратора, Б-вход первого триггера соединен с первым выходом блока управления, а прямой выход первого триггера соединен с вторьвч входом счетчика импульсов, входом блока уп ранления и вторым входом блока памяти, третий вход которого объединен с третьим входом блока компараторов и соединен с вторым входом блока управления, третий выход которого сое динен с третьим и четвертым входами счетчика импульсов, пятый вход которого соединен с четвертым выходом блока управления, пятый выход которого соединен с вторым входом шифратора, шестой выход блока управления соединен с четвертым входом блока компараторов, причем инверсный выход элемента И соединен с С-входом второго триггера, Б-вход которого через резистор соединен с шиной напряжения положительной полярности, О-вход сое" динен с инверснь.м выходом второго триггера, К-вход которого объединен с К-входом первого триггера, входом элемента задержки и соединен с выходом элемента ИЛИ, С- и С-входы первого триггера являются общей шиной, выходы первого дешифратора соединены поразрядно с первыми входами блока элементов ИЛИ, вторые входы которого соединены поразрядно с выходами второго дешифратора, а ныходы блока элементов ИНИ соединены с соответствующими входами элемента ИЛИ, вход второго дешифратора через последовательно соединенные счетчик импульсов и генератор импульсон блока адаптации соединен с прямым выходом второго триггера, вход сброса счетчика импульсов блока адаптации соединен с выходом элемента задержки.2. Преобразователь по п.1, о т - л и ч а ю щ и й с я тем, что блок управления выполнен на первом и втором триггерах, счетчике импульсов, генераторе импульсов, резисторе, двух элементах ИЛИ, кнопке "Пуск", кнопке "Сброс", элементе задержки, дешифраторе, первый, второй и третий выходы которого являются соответственно шестци, пятым и вторым выходами блока управления, третий и четвертый выходы которого являются соответственно прямым и инверным входами черного триггера, Б-входы первого я второго триггеров объединены и соединены с ныходом первого элемента ИЛИ, которы." является первым выходом блока управления С- и 0-входы первого триггера объединены, соединены с общей шиной н через кнопки "Пуск" и "Сброс" соединены с перными входами соответственно первого и второго элементов ИЛИ, К-вход первого триггера вторым входом объединен с входом сброса счегчика импульсов, входом элемента задержки, первым выходом резистора, вторым входом второго элемента ИЛИ, и является нходом блока управления, 9 1254второй выход резистора является шиной напряжения положительной полярности, выход второго элемента ИПИсоединен с К-входом второго триггера, С- и Р-входы которого соединеныс общей шиной, прямой выход второготриггера через генератор импульсовсоединен со счетным входом счетчикаимпульсов, выходы которого соединены с соответствующими входами дешиф- Юратора, причем выход элемента задержки соединен с вторым входом первогоэлемента ИЛИ,3. Преобразователь по п.1, о тл и ч а ю щ и й с я тем, что блок 15компенсации тока выполнен на четырехтранзисторах, двух резисторах, триггере, Формирователе импульсов и элементе И, ври этом вторыми входамиблока комнеисирующего тока являются 2 Осоответствующие входы элемента И,выход которого через формирователь импульсов соединен с Я-выходом триггера С- и Р"входы которого являютсяобщей шиной, К-вход является первым 25входом блока компенсирующего тока,инверсный выход триггера соединенс базой первого транзистора, коллектор. которого является выходом блокакомпенсирующего тока, эмиттер объединен с эмиттером второго транзистора и соединен с коллектором третьеготранзистора, база второго транэисто 584 1 Ора соединена с шиной напряжения положительной полярности, а коллектор - с общей шиной и через первый резистор с базой третьего и четвертого транзисторов и коллектором четвертого транзистора, эмиттер которого является шиной первого источника напряжения, шина второго источника напряжения через второй резистор соединена с эмиттером третьего транзистора. 4. Преобразователь по п.1, о тл и ч а ю щ и й с я тем, что блок, компараторов выполнен на компараторах, опорных фазовращателях, триггерах и резисторе, первый вывод которого является шиной напряжения положи . тельной полярности, второй вывод сое" динен с 8-входами триггеров, С-входы которых объединены и являются четвертым входом блока компаратров, третьим входом которого являются К входы триггеров, Р-вход каждого триггера соединен с выходом соответствующего компаратора, первый вход а-го компаратЬ- ра соединен с выходом д-го опорного фазовращателя, входы которых объединены и являются вторым входом блока компараторов, вторые входы компараторов объединены и являются первым вхо.дом блока компараторов, прямоте и инверсные выходы триггеров являются выходами блока компараторов.1254584 фей фаза Составитель А.Титодактор И.Петрова Техред В.Кадар нец орректор И.Иак ака омитет открытий ская нд.4/ роивводственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4 729/58 Тираж 816 ВНИКНИ Государственного по делам изобретений 113035, Москва, Ж, Рау